| 研究概要 |
1.多次元状態空間ディジタルフィルタリングシステムのアーキテクチャ(ハードウェアおよびソフトウェア)の概念設計を行った。次元を2次元とし、次数(4,4)次とし、システム全体のアーキテクチャは分散演算を行う1次元プロセッサエレメントを用いる線形アレイプロセッサとした。
2.試作するフィルタリングシステムの基本プロセッサのアーキテクチャを動作記述言語で記述し、回路合成、動作確認およびレイアウトを行い、提案プロセッサチップのアーキテクチャの厳密な評価を行った。その結果、1μmCOMSスタンダードセルを用いた場合、単位プロセッサエレメントは、4.5mmx4.2mmのチップ上に約1,500ゲートで実現され、40MHzで動作し、16ビットの9次元の内積を450nsecで実行可能であることが明らかとなった。また、このプロセッサエレメントを有する2次元状態空間ディジタルフィルタリングシステムは、1,024x1,024点の画像を1.47msecで実行可能であることが確認された。この実行時間は、上述の動画像を実時間処理可能な時間である。
3.設計された高度並列処理システムの基本動作をワークステーション上でシミュレートすることによって確認するとともに、その演算精度(16ビット)に関しても確認し、このシステムによって高精細映像処理が可能であることを確認した。
|
