| 研究概要 |
高性能RISC型マスクロプロセッサを複数個用いたマルチプロセッサシステムが,高性能計算機システムとして期待されている。マルチプロセッサシステムで糸問題となるものに主メモリの管理の問題がある。多数のプロセッサが大容量の共有メモリにアクセスすり方式はソフトウェア製作上,オペレーティングシステム構成の容易さから望ましいが,メモリアクセスがボトルネックとなる。そこで,分散メモリシステム上に仮想共有メモリシステムを実現し,このボトルネックの発生を抑える方伴式を提案した。本メモリシステムは,物理的には分地したメモリから構成されるが,ソフトウェアから見ると集中型共有メモリに見えるものである。このような仮想メモリを実現するためには,共有メモリ空間を,セグメントに分割し,各セグメントを要素プロセッサ上のメモリに分散したような仮想共有メモリシステムを実現する必要がある。
リング結合型並列計算機システムを構築し,ページ・システムを実現し,ページ間において,無矛盾性を保証するプロトコルを提案し,実現した。あわせて,シミュレーション(トレース・駆動形)を用いることにより,本方式の有効性を検証した。
|
