| 研究課題/領域番号 |
04555076
|
|---|
| 研究種目 |
試験研究(B)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
情報工学
|
|---|
| 研究機関 | 東北大学 |
|---|
研究代表者 |
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| 研究期間 (年度) |
1992 – 1994
|
| 研究課題ステータス |
完了 (1994年度)
|
| 配分額 *注記 |
9,100千円 (直接経費: 9,100千円)
1994年度: 1,300千円 (直接経費: 1,300千円)
1993年度: 3,800千円 (直接経費: 3,800千円)
1992年度: 4,000千円 (直接経費: 4,000千円)
|
|---|
| キーワード | 空間的並列処理 / ロボットエレクトロニクス / VLSIプロセッサ / データ依存グラフ / リニアアレープロセッサ / 再構成可能並列プロセッサ / バス結合並列プロセッサ / 知能集積システム / システムオンチップ / リニアアレー構造 / 再構成可能プロセッサ |
|---|
| 研究概要 |
知能ロボットシステムでは、センサフィードバックや環境の動的変化のため、高速応答性を有する高集積プロセッサのアーキテクチャの最適化やその系統的設計法が望まれていた。このためには、種々のレベルの高並列化が有用であるが、本研究では特に、アーキテクチャ上位レベルの並列化に着目した種々の新しい構成法を提案している。以下に本研究で開発したいくつかの最高性能並列構造VLSIプロセッサについて列挙する。これらの成果は、ロボット応用のみならず、実世界環境を自律的に制御する知能集積システム一般に広く実用化できる。(1)演算遅れ時間最小形リニアーアレーVLSIプロセッサ 隣接プロセッサ要素間のみのデータ転送により規則性に優れる構造であるが、瞬時出力応答という概念に基づき、データ依存グラフを利用した演算遅れ時間最小化のための系統的スケジューリング法を考案している。これにより、逆動力学演算用VLSIプロセッサ、ロボットビジョン用FFTプロセッサの構成法を開発している。これらは、従来の性能を少なくても2〜3桁向上できる。(2)再構成可能並列構造VLSIプロセッサ 空間的並列構造プロセッサにおいて問題となる処理要素間の通信ボトルネックを解決するため、所望の多入力多出力演算器を再構成できる新しいアーキテクチャのVLSIプロセッサの構成法を考案し、その有用性を明らかにした。冗長マニピュレータの動的制御に応用し、DSPによる並列処理と比較して総合的に2桁程度の演算遅れ時間の減少できることを示した。(3)バス結合形空間的並列構造VLSIプロセッサ超微細集積技術に基づく並列構造VLSIプロセッサの実現のためには、チップ内部のデータ転送時間をできるだけ小さくすることが重要であることに着目し、データ依存グラフを利用した系統的スケージューリング法及びアロケーション法を考案し、その有用性を明らかにした。
|
