| 研究概要 |
(1)バッファ絶縁体層の組成の最適化
Pt/SrBi_2Ta_2O_9(SBT)/(HfO_2)、(Al_2O_3)_<1-x>(HfAlO)/Si構造を持つMFIS FETは良いデータ保持特性を示すことが既に報告されている[S.Sakai and R.Ilangovan, IEEE Electron Device Lett.,25(1997),369.]。MFIS FETにおいては、バッファ層の比誘電率が高いほど強誘電体層により多くのゲート電圧が分配されるためにMFIS FETのメモリウィンドウを拡げる効果が期待でき、また、バッファ層のゲートリーク電流が低いほど強誘電体-絶縁体界面への半導体層側からの電荷注入を抑制できるためにMHSFETのデータ保持特性を良くすると考えられる。本研究では、HfAlOの組成比xの異なるPt/HfAlO/Si金属-絶縁体-半導体(MIS)構造を持つMIS FETを多数作製してそれらの諸特性を評価し、比誘電率が高くかつゲートリーク電流を減少させるのに最も効果的な絶縁体層の組成比を電気的特性の測定結果、X線回折像、透過電子顕微鏡像を解析することにより調べた。その結果、x=0.75近傍のHfAlOがMHS FETのバツファ絶縁体として最も適していることが分かった。
(2)自己整合ゲート技術を用いたMFIS FETにおける良好なデータ保持特性の実現
MFIS FET研究では従来、データ保持時間が短い等、材料の選択を含めた作製プロセス上の難しさに起因する課題の解決を優先する初期段階にあったため、ゲート積層構造のエッチングやイオン注入によるダメージがゲート直下の積層構造に与える影響を少なく出来る非自己整合ゲート方式を採用するのが一般的であった。しかし非自己整合ゲート方式のままでは素子微細化に限界があるため、将来、MFIS FETを半導体集積回路に応用するためには自己整合ゲート方式を採用することが必須である。本研究では、Pt/SBT/(HfO_2)_<0.75>(Al_2O_3)_<0.25>/SiMFISゲート積層構造形成後に自己整合ゲート方式でイオン注入を行うことによりMFIS FETを作製し、データ書き込み後10日間経過しても10^5以上の大きなON/OFFドレイン電流比を保持できることを確認した。
|
