| 研究分担者 |
杉山 裕二 岡山大学, 工学部, 教授 (50116050)
岡野 浩三 大阪大学, 基礎工学部, 助手 (70252632)
北道 淳司 大阪大学, 基礎工学部, 助手 (20234271)
松浦 敏雄 (松浦 敏夫) 大阪大学, 情報処理教育センター, 助教授 (40127296)
東野 輝夫 大阪大学, 基礎工学部, 助教授 (80173144)
|
|---|
| 研究概要 |
ASIC(Application Specific IC)開発において,アーキテクチャ決定などの上流工程での設計では,設計の正しさの保証,設計における自動化可能なステップの自動化等が重要な課題である.本研究では,ASIC開発における,代数的言語を用いた同期式順序回路の記述法,要求記述からの段階的設計法,設計の正しさの検証法,回路性能の向上のための状態図変換法を考案し,それらの方法に基づく設計支援システムを実現した.
(1)要求仕様を記述するレベルでは,各抽象レジスタが抽象的な一動作の実行の前後でどのような関係を満たすかを記述する.要求仕様から,用いる動作アルゴリズム,アーキテクチャ,部品の機能などを順次決定しながら段階的に回路を設計し,論理設計レベルの記述を得る.
(2)各段階の設計の正しさを形式的に検証するための検証支援系を作成した.この支援系には,全称記号∀のみの冠頭標準形プレスブルガ-文の高速な真偽判定ルーチンを実現しており,検証者が不変表明や用いる述語に関する補題(定理)を与えれば,自動的に検証を行うことができる.
(3)上記の方法により得られた回路の性能向上のための状態図変形支援系を作成した.一般に,設計者が最適化のため一度に大幅な変形を行うと等価性を保証するのが難しいので,回路の等価性を保存する比較的簡単な状態図変形ルールを繰返し適用し,回路の最適化を行う.各ルールの適用条件の判定は検証支援系を利用する.
(4)得られた論理設計レベルの記述を回路記述言語SFLに変換する機能を作成した.以降の回路設計は,NTTが開発した回路自動合成系パルテノンシステムを用いて行うことができる.
(5)CPUやソ-ト回路を例題に用いて,本手法や支援システムの有効性の評価を行った.
|
