• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

EXOR論理ゲートを用いた論理合成システムの開発

研究課題

研究課題/領域番号 05558032
研究種目

試験研究(B)

配分区分補助金
研究分野 計算機科学
研究機関九州工業大学

研究代表者

笹尾 勤  九州工業大学, 情報工学部, 教授 (20112013)

研究分担者 神田 徳夫  徳山工業高等専門学校, 情報電子工学科, 教授 (10099864)
研究期間 (年度) 1993 – 1995
研究課題ステータス 完了 (1995年度)
配分額 *注記
4,100千円 (直接経費: 4,100千円)
1995年度: 600千円 (直接経費: 600千円)
1994年度: 700千円 (直接経費: 700千円)
1993年度: 2,800千円 (直接経費: 2,800千円)
キーワード論理設計 / 論理合成 / LSIのCAD / 多段論理回路 / 算術演算回路 / EXOR / FPGA / BDD / 算術回路
研究概要

1.AND-EXOR形論理式最小化プログラムの開発.
FPRM(固定極性リ-ド・マラ-論理式),KRO(クロネッカ論理式),PSDKRO(疑似クロネッカ論理式),一般化リ-ド・マラ-論理式(GRM)などの最適化プログラムを開発した[発表論文].
2.AND-EXOR形多段論理回路合成プログラムの開発.
論理関数をEXORを用いた決定グラフ(PKDD : Pseudo-Kronecker Decision Diagram)で表現する.PKDDの各節点をEXORを含む論理回路に置き換えると,与えられた論理関数を表現する多段論理回路が生成できる.ただし,そのままでは,冗長な部分が存在するため,局所的回路変換(Local Transformation)を用いて回路を簡単化する.得られた回路は,非常にコンパクトであった.特に,加算器などの演算回路は,従来の方法よりも,ゲート数の少ない回路が合成できた[発表論文].
論理回路の構造をAND-OR-EXOR3段とし,最終段のEXORゲートの入力線数を2と制限した場合の設計法を考案した.この場合,論理回路の設計問題は,論理関数を,F1【symmetry】F2の形(EX-SOP)で表現する問題と定式化できる.ここでF1とF2は論理和形(SOP)である.最適回路は,異なる積項数が最小のEX-SOPに対応する.この問題を解決するための,ヒューリスティック法とn=5までの最適解を求めるテーブル参照法を開発した.最終段に二入力のEXORゲートを一つ付加するだけで,必要なゲート数を大幅に削減できることが実証できた[発表論文].

報告書

(4件)
  • 1995 実績報告書   研究成果報告書概要
  • 1994 実績報告書
  • 1993 実績報告書
  • 研究成果

    (60件)

すべて その他

すべて 文献書誌 (60件)

  • [文献書誌] T.Sasao: "Optimization of pseudo-Kronecker expressions using multiple-place decision diagrams" IEICE Transactions on Information and Systems. E76-D. 562-570 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: "EXMIN2 : A simplification algorithm for exclusive-OR-Sum-of-products expressions for multiple-valued input two-valued output functions" IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 12. 621-632 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] D.Brand and T.Sasao: "Minimization of AND-EXOR expressions using rewriting rules" IEEE Transactions on Computers. 42. 568-576 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] 神田徳夫,笹尾勤: "論理関数のLP特徴ベクトルとその応用" 電子情報通信学会論文誌D-I. J76-D-1. 260-268 (1993)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] 笹尾勤: "論理関数のEXOR論理を用いた表現と回路設計への応用" 電子情報通信学会雑誌. 79. 147-154 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] 神田徳夫,笹尾勤: "多出力AND-EXOR論理式簡単化の一手法" 電子情報通信学会論文誌D-I. J79-D-I. 43-51 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] 笹尾勤: "論理設計:スイッチング回路理論" 近代科学社, 290 (1995)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and M.Fujita (e.d.): "Representations of Discrete Functions" Kluwer Academic Publisher (to be published), 331 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "Optimization of pseudo-Kronecker expressions using multipleplace decision diagrams, "" IEICE Transactions on Information and Systems. 562-570 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "EXMIN2 : A simplification algorithm for exclusive-OR-Sum-of-products expressions for multiple-valued input two-valued output functions, "" IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. vol.12, No.5. 621-632 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] D.Brand and T.Sasao: " "Minimization of AND-EXOR expressions using rewriting rules, "" IEEE Transactions on Computers. Vol.42, No.5. 568-576 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "Ternary decision diagrams and their applications, "" International Workshop on Logic Synthesis, Tahoe City, California May 23-26,1993.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] N.Koda and T.Sasao: " "LP-Characteristic vectors of logic functions and their applications" (in Japanese)" Trans.IEICE Japan. Part D-I,Vol.J76-D-1, No.6. 260-268 (1993)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "An exact minimization of AND-EXOR expressions using BDDs, "" IFIP 10.5 Workshop on Application of the Reed-Muller expansion in Circuit Design, Sept.1993.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] N.Koda and T.Sasao: " "LP equivalence class of logic functions, "" IFIP 10.5 Workshop on Application of the Reed-Muller expansion in Circuit Design, Sept.1993.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "An exact minimization of AND-EXOR expressions using reduced covering functions, "" Proc.of the Synthesis and Simulation Meeting and International Interchange, October 20-22,1993. 374-383

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and M.Matsuura: " "A minimization method for AND-EXOR expressions using BDDs" (in Japanese)" Technical Report.IEICE Japan, FTS93-34, Oct.1993.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] N.Koda and T.Sasao: " "EXBOUND : A minimization algorithm for multipleoutput AND-EXOR expressions, "" Technical Report, IEICE Japan, FTS93-35, Oct.1993.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao, K.Okamura: " "A design method for FPGA using functional decomposition" (in Japanese)" Technical Report.IEICE Japan, FTS93-36.Oct.1993.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] J.T.Butler and T.Sasao: " "Multiple-valued combinational circuits with feedback, "" IEEE ISMVL-94, May 1994. 342-347

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and J.T.Butler: " "A design method for look-up table type FPGA by pseudo-Kronecker expansion"" IEEE ISMVL-94, May 1994. 97-106

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] R.S.Stankovic, M.Stankovic, C.Moraga, and T.Sasao: " "The calculation of Reed-Muller coefficients of multiple-valued functions through multi-place decision diagrams, "" IEEE ISMVL-94, May 1994. 82-88

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "Logic design of FPGAs" (in Japanese)" Jo-Ho-Shori. Vol.35, No.6. 530-534 (1994)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "Easily testable realization for generalized Reed-Muller expressions, "" IEEE The 3rd Asian Test Symposium, November 15-17,1994, Nara Japan. 157-162

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] "An exact minimization algorithm for generalized Reed-Muller expressions" IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS'94)December 5-8,1994, Taipei, Taiwan. 460-465

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and F.Izuhara: " "Optimization of FPRMs by using multiple-terminal ternary decision diagrams" (in Japanese)" Technical papers of IPSJ. DA-74-2. (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and H.Hamachi and S.Wada: " "Generation of AND-EXOR multi-level networks from pseudo-Kronecker decision diagrams, " (in Japanese)" Technical papers of IPSJ. DA-74-3. (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] D.Debnath and T.Sasao: " "GRMIN : A heuristic simplification algorithm for generalized Reed-Muller expressions, "" Technical papers of IPSJ. DA-74-4. (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] N.Koda and T.Sasao: " "A simplification program for symmetric functions, " (in Japanese)" Technical papers of IPSJ. DA-74-5. (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and J.T.Butler: " "Planar Multiple-Valued Decision Diagrams, "" IEEE International Symposium on Multiple-Valued Logic, Bloomington, Indiana, May 23-25,1995. 28-35

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "A design method for AND-OR-EXOR three-level networks, "" ACM/IEEE International Workshop on Logic Synthesis, Tahoe City, California, May 23-26,1995. 8 : 11-8 : 20

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "Representation of logic functions using EXOR operators, "" IFIP WG 10.5 Workshop on Applications of the Reed-Muller Expansions in Circuit Design(Reed-Muller'95), Makuhari, Japan.Aug.27-29. (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] R.S.Stankovic, T.Sasao, and C.Moraga: " "Spectral transforms decision diagrams, "" IFIP WG 10.5 Workshop on Applications of the Reed-Muller Expansions in Circuit Design(Reed-Muller '95), Makuhari, Japan.Aug.27-29,1995.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] N.Koda and T.Sasao: " "An upper bound on the number of products in minimum ESOPs, "" IFIP WG 10.5 Workshop on Applications of the Reed-Muller Expansions in Circuit Design(Reed-Muller '95), Makuhari, Japan.Aug.27-29,1995. 94-101

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasaso, H.Hamachi, S.Wada and M.Matsuura: " "Multi-level logic synthesis based on pseudo-Kronecker decision diagrams and logical transformation, "" IFIP WG 10.5 Workshop on Applications of the Reed-Muller Expansions in Circuit Design(Reed-Muller '95), Makuhari, Japan.Aug.27-29,1995. 152-160

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and F.Izuhara: " "Exact minimization of fixed polarity Reed-Muller expressions using multi-terminal EXOR ternary decision diagram, "" IFIP WG 10.5 Workshop on Applications of the Reed-Muller Expansions in Circuit Design(Reed-Muller '95), Makuhari, Japan.Aug.27-29,1995. 213-220

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] D.Debnath and T.Sasao: " "GRMIN : A heuristic minimization algorithm for generalized Reed-Muller expression, "" IFIP WG 10.5 Workshop on Applications of the Reed-Muller Expansions in Circuit Design(Reed-Muller '95), Makuhari, Japan.Aug.27-29,1995. 257-264

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] D.Debnath and T.Sasao: " "GRMIN : A heuristic minimization algorithm for generalized Reed-Muller expression, "" Asia and South Pacific Design Automation Conference(ASP-DAC'95), Aug.29-Sept.1, Makuhari, Japan. 341-347

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] D.Debnath and T.Sasao: " "Ah optimization of AND-OR-EXOR three-level expressions by table look-up, "" Technical Report.IEICE Japan. VLD95-91. 9-16 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: " "Representations of logic functions using EXOR operators and their application to logic design, "" Journal of IEICE Japan, (in Japanese), Feb.1996.

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and J.T.Butier: " "Planar Multiple-Valued Decision Diagrams"" Multiple-valued Journal. (to be published, ). (1996)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and J.T.Butler: " "A Method to Represent Multiple-Output Switching Functions by using multi-valued Decision Diagrams"" IEEE International Symposium on Multiple-Valued Logic, Santiago de Compostela, Spain, May 29-31,1996. (to be published).

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] J.T.Butler, J.L.Nowlin, and T.Sasao: " "Planarity in ROMDD's of Multiple-Valued Symmetric Functions, "" IEEE International Symposium on Multiple-Valued Logic, Santiago de Compostela, Spain, May 29-31,1996. (to be published).

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] J.T.Butler and T.Sasao: " "Average number of nodes in binary decision diagrams of Fibonacci functions, "" Fibonacci Quarterly. (accepted for publication).

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] J.T.Butler, D.S.Herscovici, T.Sasao and R.J.Barton: " "Average and worst case number of nodes in decision diagrams of symmetric multiple-valued functions, "" IEEE Transactions on Computer. (accepted for publication).

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao: Logic Design : Switching Circuit Theory, (in Japanese). Kindai Kagaku Publishing Company, (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Sasao and M.Fujita(e.d, ): Representations of Discrete Functions. Kluwer Academic Publisher, (to be published), 1996

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] 笹尾 勤: "FPGAの論理設計法" 情報処理. 35. 530-534 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] Jon T.Butler and Tsutomu Sasao: "Multiple-valued Combinational Circuits with Feedback" ISMVL-94. 342-347 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] Tsutomu Sasao and Jon T.Butler: "A Design Method for Look-up Table Type FPGA by Pseudo-Kronecker Expansion" ISMVL-94. 97-106 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] R.S.Stankovic,M.Stankovic,C.Moraga,and T.Sasao: "The Calculation of Reed-Muller Coefficients of Multiple-Valued Functions through Multi-Place Decision Diagrams" ISMVL-94. 82-88 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] T.Sasao: "Easily Testable Realization for Generalized Reed-Muller Expressions" IEEE The 3rd Asian Test Symposium. 157-162 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] T.Sasao and D.Debnath: "An exact minimization algorithm for generalized Reed-Muller expressions IEEE Asia-Pacific Conference on Circuits and Systems" APCCAS'94. 460-465 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] 笹尾 勤: "論理設計:スイッチング回路理論" 近代科学社, 290 (1995)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] T.Sasao: "Optimization of pseudo-Kronecker expressions using multiple-place decision diagrams" IEICE Transactions on Information and Systems. 562-570 (1993)

    • 関連する報告書
      1993 実績報告書
  • [文献書誌] T.Sasao: "EXMIN2:A simplification algorithm for exclusive-OR-Sum-of-products expressions for multiple-valued input two-valued output functions" IEEE Transaction on Computer-Aided Design of Integrated Circuits and Systems. vol.12 No.5. 621-632 (1993)

    • 関連する報告書
      1993 実績報告書
  • [文献書誌] Daniel Brand and T.Sasao: "Minimization of AND-EXOR expressions using rewriting rules" IEEE Transactions on Computers. Vol.42 No.5. 568-576 (1993)

    • 関連する報告書
      1993 実績報告書
  • [文献書誌] 神田徳夫,笹尾勤: "論理関数のLP特徴ベクトルとその応用" 電子情報通信学会論文誌D-1. J76-D-1 No.6. 260-268 (1993)

    • 関連する報告書
      1993 実績報告書
  • [文献書誌] T.Sasao: "Ternary decision diagrams and their applications" International Workshop on LogicSynthesis. 23-26 (1993)

    • 関連する報告書
      1993 実績報告書
  • [文献書誌] N.Koda and T.Sasao: "LP equivalence class of logic functions" IFIP 10.5 Workshop on Application of the Reed-Muller expansion in Circuit Design. (1993)

    • 関連する報告書
      1993 実績報告書

URL: 

公開日: 1993-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi