| 研究概要 |
3次元VLSI設計に関して種々の理論的観点から調査・検討を行ない,問題点を明らかにした.更に並列配線アルゴリズムの理論的基礎を与え,そのプロトタイプを設計し,理論的に解析した.とりわけレイアウト設計の一層配線問題で現れる最短非交差道問題に焦点をあて,いくつかの評価基準の下で最適な非交差道を考察し,平面グラフおよび平面領域の非交差道を求める効率のよいアルゴリズムを与えた.
1.平面グラフの外周上に全ての端子がある場合に,長さの総和最小な非交差道,すなわち最短非交差道をO(n log n)時間で求めるアルゴリズムを与えた.ここでnは入力の大きさである.
2.平面グラフの2つの面の周上に全ての端子がある場合に,最短非交差道をO(n log n)時間で求めるアルゴリズムを与えた.このアルゴリズムは面積最小な配線設計に応用できる有用な結果である.
3.上記2つのアルゴリズムを変更すれば,各道の長さに対して非減少な任意の評価関数を最小にする非交差道が求まることを示した.このアルゴリズムは長さの最大値が最小な非交差道を求めることができ,遅延時間が小さな配線設計に利用できる.
4.軸並行な多角形の内部にいくつかの軸平行な多角形障害物がある平面領域で,2つの多角形の周上に全ての端子がある場合に,最短非交差道を求めるアルゴリズムを与えた.このアルゴリズムは,平面領域の問題を平面グラフの問題に帰着させることにより非交差道を求めたものである.
5.長方形の内部に幾つかの長方形障害物があり,2つの長方形の周上に全ての端子がある場合に対し,最短非交差道をO(n log n)時間で求めるアルゴリズムを与え,その計算時間は係数の範囲内で最適であることを示した.
|
