| 研究概要 |
本研究では多段パルス除去回路を用いた高速周波数切り換えに適したPLL周波数シンセサイザに関して研究を行った.以下,得られた研究成果の概要を示す.
1.多段パルス除去回路を用いたPLLシンセサイザは,基準周波数と出力周波数のチャネル間隔が独立に設定できるために,非常に高速な周波数切り換えが可能である.本研究ではこのシンセサイザを更に高速なものにするために,周波数切り換えの瞬間に一時的にパルスの除去量を可変にしてループ利得を大きくする方法を提案し5倍以上の高速引き込みが得られることをシミュレーションと実験により示した.
2.このシンセサイザでは,多段パルス除去回路の動作周波数がシンセサイザ出力周波数と同程度であるので,実際にUHF帯での携帯電話等に適用する際には消費電力が問題になる.また,これを解決しようとプリスケーラを用いると位相雑音が増加する.従って,従来とは全く異なる形の多段パルス除去回路を提案し,位相雑音と消費電力の両方を低減できることを実験により示した.
3.パルス除去回路をDPLLのディジタルVCOに適用し,広い同期範囲を持つを提案した.このDPLLは,入力周波数を測定し,その周波数に応じて自走周波数を変化させるために極めて広い同期範囲を得ることができる.また入力周波数の1サイクル以内に引き込みが完了することを実験により示した.
4.パルス除去回路を用いたシンセサイザが基準周波数によらず,高分解能が得られることを利用して,測定器に適したPLL周波数シンセサイザの構成法を提案した.一般的なPLLと組み合わせることによって,高分解能,広帯域,高速シンセサイザが構成できることを示した.
|
