| 研究概要 |
研究実施計画に従い,柔構造並列計算機を実現する相互結合網について次のような成果を得た.
1.MIMD型柔構造並列計算機の相互結合網では,多様な結合形態を実現するための要件を整理し,所望の結合形態を直接に実現できる新しいタイプの可変構造型相互結合網の構成方式を明らかにした.
2.また,SIMD型並列計算機では相互結合網がプロセッサ要素と一体となっており,相互結合網のみならずプロセッサアレイ部も応用に合わせて柔軟に変更できるSIMD型柔構造並列計算機の概念を提示し,その構成方式ならびに耐故障性について確認を行った.
3.書換え可能なLSI一種であるFPGAを用いて所望の柔構造並列計算機を実現するための写像戦略を明らかした.また,写像アルゴリズムに基づくFPGA構成データの自動生成には生成時間が大きな制約となることが分かった.そこで,結合形態の変更に要する時間を短縮するため,FPGA構成データのライブラリ化を進めた.
4.ライブラリ化の過程でFPGAの実装設計を行うと,高密度実装に伴う配置や配線によって遅延が左右されて動作速度が低下したり制御が難しいなどの問題が生じ,遅延のばらつきを抑えるための工夫が必要となった.そこで,既存ツールでは対応できない任意回路のハードマクロ化を支援する高性能・高密度実装手法を開発した.
5.SIMD型柔構造並列計算機についてプロトタイプの開発を行い,様々なアーキテクチャのプロセッサアレイを実現できることを示した.さらに,本研究で開発した上述のツールを用いることで既存のCAEツールと比べて高密度かつ高性能に実装できることを確認すると共に,柔構造並列計算機の潜在的な能力を十分に引き出すための統合設計支援環境を構築した.
|
