• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

アナログ並列処理に基づく離散フーリエ変換VLSIに関する研究

研究課題

研究課題/領域番号 05750412
研究種目

奨励研究(A)

配分区分補助金
研究分野 計測・制御工学
研究機関豊橋技術科学大学

研究代表者

川人 祥二  豊橋技術科学大学, 光学部, 講師 (40204763)

研究期間 (年度) 1993
研究課題ステータス 完了 (1993年度)
配分額 *注記
900千円 (直接経費: 900千円)
1993年度: 900千円 (直接経費: 900千円)
キーワードアナログ並列処理 / 離散フーリエ変換 / VLSI / 誤差解析
研究概要

最近のVLSI技術の進歩により、大規模なアナログ信号処理回路が1チップのVLSI上で実現されるようになってきている。VLSI技術を背景とすれば、アナログ信号処理はこれまで考えの及ばなかった幾多の可能性を秘めている。その1つは、アナログ信号処理回路要素をVLSIの中でアレイ状に配置し、並列に動作させるアナログ並列信号処理である。本研究者は、アナログ並列処理に基づき、離散フーリエ変換(DFT)をVLSI上で超高速に実行する手法を考案している。これは電流差動出力型アナログ定係数乗算器アレイ、係数選択スイッチマトリクス及び電流線形加算器を構成要素とする高速高精度演算を追求した方式である。本研究では、このようなアナログ並列処理型離散フーリエ変換VLSIの実現可能性について、集積回路試作及び、演算速度性能、演算精度などの性能評価を通して検討を行った。まず、本VLSIシステムにおいて、速度と精度を決定する定係数乗算器アレイのプロトタイプMOS集積回路を試作し、16点DFTの原理的動作を確認した。また、本VLSIを1mum技術により実現した場合の速度を回路シミュレーションにより、また演算精度を統計的解析と計算機シミュレーションにより推定した。演算時間としては1024点DFTを約110usで実行できる。また、本構成法において演算誤差を生じる要因として、定数の丸の誤差、定係数乗算器の非線形誤差及び回路素子のミスマッチによる誤差を検討し、その支配的要因がミスマッチ誤差であることを明らかにした。現状の回路構成では、1024点DFTにおける2乗平均誤差は、約2%と求められた。演算誤差は、今後改善の余地が残されているが、本VLSIの有用性を明らかにできたと考えている。また本研究は、超高速なアナログ並列処理FFTや、離散コサイン変換によるイメージセンサ出力の直接画像符号化などへの応用に発展させたいと考えている。

報告書

(1件)
  • 1993 実績報告書
  • 研究成果

    (3件)

すべて その他

すべて 文献書誌 (3件)

  • [文献書誌] 川人祥二,他: "アナログ並列処理に基づくDFT-VLSIとその演算誤差の検討" 電子情報通信学会春季大会予稿集. 5. 242-242 (1993)

    • 関連する報告書
      1993 実績報告書
  • [文献書誌] Shoji Kawahito et al.: "High-Speed Area-Efficient Multiplier Design Using Multiple-Valued Current-Mode Circuits" IEEE Trans.on Computers. 43. 34-42 (1994)

    • 関連する報告書
      1993 実績報告書
  • [文献書誌] Shoji Kawahito et al.: "A Discrete Fourier Analyzer Based on Analog VLSI Technology" IEICE Trans.on Electron.E77-C(in press). (1994)

    • 関連する報告書
      1993 実績報告書

URL: 

公開日: 1993-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi