| 研究概要 |
本研究は,大規模プロセッサアレイにおける大域通信機構として,分割バスの有効性を検証することを目的としている.分割バスは,バスの途中にスイッチ要素を付加することにより,バスの利用効率の向上が図れるバスモデルである。
本研究を遂行するための計算モデルとしては,申請者が提案している分割バスを有するプロセッサアレイを採用した.大域通信機構としての分割バスの有効性を検討するため,あるクラスの問題に対する並列アルゴリズムを設計し,その時間計算量および面積計算量を導出した.その結果,半群計算に基づいてアルゴリズムを構成できる問題に対しては,従来提案されているバスモデルより,時間および面積計算量において優れた特性を有することを明らかにした(電子情報通信学会論文誌,J76-A,No.9(1993-09)において公表済).
また,分割バスのウェーハスケール実装を考慮して,バスに挿入したスイッチ素子により,伝播遅延が無視できなくなる状況を考え,新たに階層型分割バスを提案し,その評価を行った(情報処理学会,第47回全国大会講演論文集(6),6-187(1993-10)において発表済).さらに,データをバス上に伝播させることにより,ある種の論理計算を効率よく実行するアルゴリズムを提案した(電子情報通信学会,1994春季大会講演論文集6,6-131(1994-03)において発表済).
以上の通り,いくつかの問題群に対しては,分割バスは大域通信機構として十分有効な手段であることを明らかにし,当初の目的をほぼ達成することができたと言える.しかし,どのような問題に対して有効であるか,あるいはどの程度有効であるか,等の点に関しては未だ十分検討できているとは言い難い.これらについては,引き続き研究を進める予定である.
|
