| 研究課題/領域番号 |
05F05617
|
|---|
| 研究種目 |
特別研究員奨励費
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 外国 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 独立行政法人産業技術総合研究所 |
|---|
研究代表者 |
青柳 昌宏 産業技術総合研究所, エレクトロニクス研究部門, 研究グループ長
|
|---|
| 研究分担者 |
PAK JunSo 産業技術総合研究所, 外国人特別研究員
|
|---|
| 研究期間 (年度) |
2005 – 2006
|
| 研究課題ステータス |
完了 (2006年度)
|
| 配分額 *注記 |
2,400千円 (直接経費: 2,400千円)
2006年度: 1,200千円 (直接経費: 1,200千円)
2005年度: 1,200千円 (直接経費: 1,200千円)
|
|---|
| キーワード | 3次元積層パッケージ / インターポーザ / 分布定数線路構造 / 電磁界解析シミュレータ / モーメント法 / 誘電特性 / ベクトルネットワークアナライザ / ストリップライン構造 / Momentum法 |
|---|
| 研究概要 |
コンピュータ等に使用されるCPUのLSIチップはムーアの法則に従って集積度が増大し、その動作周波数はGHzレンジに達している。しかし、その動作周波数に対するコンピュータ等電子機器の体感スピードの増加は徐々に少なくなってきている。これはLSI動作速度の増大に対して、LSIチップ間の接続やLSIパッケージなどのシステム全体の動作周波数が100MHz程度であることから、その動作速度の向上が著しく遅れているためである。その動作速度の向上を妨げる原因として、LSIチップ間接続およびLSIパッケージの配線長や配線遅延の増加や、高周波伝送による損失が原因となっている。そこで本研究では、システム速度向上のために、配線長の縮小のためのミクロンサイズの配線構造を、配線遅延の減少のための低誘電率な絶縁膜材料を、高周波伝送による損失低減のための伝送配線構造を用いたLSIチップ間接続及びLSIパッケージ用接続基板(インターポーザ)を用いて、LSIチップを3次元的に密に積層接続し、非常に短い距離でチップ間を電気接続することで、従来に比べて高速・高周波で動作可能な超高速電子システム技術の開発を行った。はじめに、このインターポーザの設計において、10Gbpsの超高速デジタル信号伝送のための配線構造設計手法の確立を目指し、従来の配線構造とは異なるミクロンサイズの分布定数線路構造を、電磁界解析手法のひとつである、モーメント法による電磁界解析シミュレータを用いて設計を行った。多層微細配線インターポーザ内の伝送線路について、10Gbpレベルの高速信号伝送を可能とする線路設計の最適化を行い、その設計に基づいて試作した多層微細配線インターポーザにより、最大13.5Gbps高速信号伝送の実証に成功した。
またさらに、伝送線路の設計において重要なパラメータである絶縁材料の誘電特性を線路形成に使われる薄膜状態で測定評価できる手法の開発を行った。シリコン基板上に測定対象の薄膜絶縁材料を挟み込んだ微小なコンデンサを形成し、その誘電特性をマイクロ波ベクトルネットワークアナライザで複素インピーダンスを測定評価し、その値を用いて電磁界シミュレーションにより、未知の誘電特性を求めるものである。微小コンデンサのインピーダンス計算に縁端効果を考慮することで、精密なコンデンサの特性評価が可能となり、従来測定が困難であった低誘電率特性を有する絶縁材料のマイクロ波周波数領域(最高30GHzまで)の誘電特性について、精密な測定評価が可能となることが分かった。
|
