• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

4端子デバイス・記憶型イメージセンサ融合アーキテクチャによる知的画像処理プロセサ

研究課題

研究課題/領域番号 06402038
研究種目

一般研究(A)

配分区分補助金
研究分野 電子・電気材料工学
研究機関東北大学

研究代表者

柴田 直  東北大学, 工学部, 助教授 (00187402)

研究分担者 小谷 光司  東北大学, 工学部, 助手 (20250699)
大見 忠弘  東北大学, 工学部, 教授 (20016463)
研究期間 (年度) 1994 – 1995
研究課題ステータス 完了 (1995年度)
配分額 *注記
23,900千円 (直接経費: 23,900千円)
1995年度: 6,300千円 (直接経費: 6,300千円)
1994年度: 17,600千円 (直接経費: 17,600千円)
キーワードイメージセンサ / 画像処理 / 実時間処理 / ニューロンMOSトランジスタ / 動きベクトル検出 / 重心検出 / 実時間事象認識 / 連想メモリ / ニューロンMOS / MPEG / focal plane processing / 差分絶対値回路 / CMOSプロセス / アナログ集積回路 / 4端子デバイス / ウィナー・テ-ク・オール
研究概要

イメージセンサーが捕らえた画像はきわめて情報量が多い。空間的には2次元であり、動きを加えると時間軸が入って3次元情報となる。この膨大な情報を逐次演算で処理し、実時間で画像を認識・理解することは超高速コンピュータをもってしても非常に困難である。本研究は、人間のように網膜にとらえた画像を瞬時に認識理解する知的な電子システム実現を目指し、その基礎的な集積回路ハードウェア開発を狙うものである。我々が発明したニューロンMOSトランジスタ(νMOS)と呼ぶ高機能4端子デバイスを用いた新たな回路アーキテクチャにより、2次元画像の動きを実時間で検出する集積回路を作った。2次元の画像情報をx^-,y^-軸にそれぞれ投影して得られる一次元情報をもとに、移動物体の動きベクトルを瞬時に検出する回路を作った。従来技術では、専用のDSP数チップを用いても数10msecもかかった演算処理であるが、わずか数100nsecで実行できるようになった。また、移動物体の重心を実時間で追跡する回路も作った。これらは今後実時間画像情報処理に大きなブレークスルーを与えるものである。さらに、上記動きベクトル検出回路の基本は、最も近しいものを高速検索する連想メモリの機能である。これは、実時間事象認識システムと共通のハードウェア構造を持っており、今後知能情報処理プロセッサ構築の正に基礎となる技術が出来上がったことを意味し、その意義は極めて大きいといえる。

報告書

(3件)
  • 1995 実績報告書   研究成果報告書概要
  • 1994 実績報告書
  • 研究成果

    (39件)

すべて その他

すべて 文献書誌 (39件)

  • [文献書誌] T.Shibata: "A neuron MOS neural network using self-learning-compatible synapse circuits" IEEE Journal of Solid State Circuits. 30. 913-922 (1995)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] K.Kotani: "Impact of High-Precision Processing on the Functional Enhancement of Neuron MOS Integrated Circuits" IEICE Trans.Electronics. E79-C. 407-414 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Ohmi: "Intelligence Jmplementation on Silicon Based on Four-Terminal Device Electronics" Microelectronics Journal. (採択済). (1997)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] K.Kotani: "Clocked-neuron MOS logic Circuits employing autothreshold adjustment" Digest of Technical Papers,IEEE International Solid-State Circuit Conference. 320-321 (1995)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Ohmi: "Four-Terminal Device Electronics for Intelligent Silicon Integrated Systems" Extended Abstract,1995 International Conference on Solid-State Devices and Materials. 1-3 (1995)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata: "Neurotransistor:A neuron-like high functionality transistor implementing intelligance on Silicon" Proceedings,VLSI Signal Processing VIII. 28-37 (1995)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata: "Neuron MOS Temporal Winner Search Hardware for fully-parallel data processing" Advances in Neural Information Processing Systems.8. 685-691 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata: "Advances in Neuron MOS Applications" Digest of Technical Papers,IEEE International Solid-State Circuit Conference. 304-305 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata: "Neuron MOS Based Association Hardware for Real-Time Event Recognition" Proceedings of the 5-th International Conf,on Microelectronics for Neural Networks. 94-101 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] K.Kotani: "DC-Current free low-power A/D Conuerfer Cirautry Using Dynamic Latch Comparators with divided capacitance voltage rolerence" 1996 IEEE International Symposium on Circuit and Systems (ISCAS96). 205-208 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] M.Konda: "Neuron-MOS Correlator Based on Manhattan Distance Computation for Event Recognition Hardware" 1996 IEEE International Symposium on Circuit and Systems. 217-220 (1996)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata, H.Kosaka, H.Ishii, and T.Ohmi: ""A neuron-MOS neural network using self-learning-compatible synapse circuits"" IEEE J.Solid-State Circuits. Vol.30, No.8. 913-922 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] K.Kotani, T.shibata, and T.Ohmi: ""Impact of High-Precision Processing on the Functional Enhancement of Neuron-MOS Integrated Circuits"" IEICE Trans.Electron.Vol.E79-C,No.3. 407-414 (1996)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Ohmi and T.Shibata: ""Intelligence Implementation on Silicon Based on Four-Terminal Device Electronics"" accepted for publication in the Special issue of the Microelectronics Journal "Advances in Microelectronics". (to be published).

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] K.Kotani, T.Shibata, M.Imai, T.Ohmi: ""Clocked-neuron-MOS logic circuits employing auto-threshold-adjustment, " in Digest of Technical papers" 1995 IEEE International Solid-State Circuits conference (ISSCC), San Francisco. FP 19.5. 320-321 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Ohmi and T.Shibata: ""Four-Terminal Device Electronics for Intelligent Silicon Integrated Systems, "Extended Abstract" 1995 International Conference on Solid State Devices and Materials, Osaka. 1-3 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Ohmi and T.Shibata: ""Intellligence Implementation on Silicon Based on Four-Terminal Device Electronics"" Proceedings, 20th International Conference on Microelectronics (MIEL'95), Nis, Servia, September. Vol.1. 11-18 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata and T.ohmi: ""Neutrotransistor : A Neuron-Like High functionality Transistor Implementing Intelligence on Silicon"" Proceedings, VLSI Signal Processing VIII Eds.T.Nishitani and K.K.Parhi (IEEE Signal Processing Society). 28-37 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata, T.Nakai, T.Morimoto, R.Kaihara, T.Yamashita, and T.Ohmi: ""Neuron-MOS Temporal Winner Search Hardware for Fully-Parallel Data Processing"" in Advances in Neural Information Processing Systems 8 (The MIT Press cambridge, Massachusetts). 685-691 (1996)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata, T.Nakai, N.M.Yu, Y.Yamashita, M.Konda, and T.Ohmi: ""Advances in Neuron-MOS Applications, " Digest of Technical Papers" 1996 IEEE International Solid-State-Circuit Conference, San Francisco, February. 304-305 (1996)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Shibata, M.Konda, Y.Yamashita, T.Nakai, and T.Ohmi: ""Neuron-MOS Based Association Hardware for Real-Time Event recognition"" Proceedings of the Fifth International Conference on Microelectronics for Neural Networks and Fuzzy Systems (MicroNeuro'96), Lausanne February. 94-101 (1996)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] K.Kotani, T.Shibata, and T.Ohmi: ""DC-Current-Free Low-Power A/D Converter Circuitry Using Dynamic Lynamic Latch Comparators with Divided-Capacitance Voltage Reference"" 1996 IEEE International Symposium on Circuit and Systems (ISCAS 96), Atlanta. Vol.4. 205-208 (1996)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] M.Konda, T.Shibata, and T.Ohmi: ""Neuron-MOS Correlator Based on Manhattan Distance Computation for Event Recognition Hardware"" 1996 IEEE International Symposium on Circuit and Systems (ISCAS 96), Atlanta. Vol.4. 217-220 (1996)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] T.Nakai, T.Shibata, T.Yamashita, and T.Ohmi: ""A Neuron-MOS Data Sorting Circuit"" Proceedings of International Workshop on Advanced LSI's, SCALED DEVICE/PROCESS AND HIGH PERFORMANCE CIRCUITS,Cheju University, Korea. 188-193 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] M.Imai, K.Kotani, T.Shibata, and T.Ohmi: ""Clocked Neuron-MOS Circuit Technology for Highly-Reliable Logic Operations"" Proceedings of International Workshop on Advanced LSI's, SCALED DEVICE/PROCESS AND HIGH PERFORMANCE CIRCUITS,Cheju University, Korea. 194-199 (1995)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1995 研究成果報告書概要
  • [文献書誌] 柴田道: "ニューロンMOSトランジスタで実現するしなやかな情報処理電子回路" 極限構造電子物性第151委員会第34回研究会資料. 40-48 (1995)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] T.Nakai: "A Neuron MOS Data Sorting Circuit" Proc.International Woekshop on Advanced LSI'S 1995,Cheiju,Korea,July,1995. 188-193 (1995)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] T.Ohmi: "Four-Terminal Electronics for Intelligent Silicon Integrated Systems" Ext.Abstract,1995 Int.Conf.Solid Stote Devices and Materials,Osaka,1995. 1-3 (1995)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] T.Ohmi: "Intelligeme Implementation on Silicon Based on Four-Terminal Device Electronics" Proc.20th International Conf.on Microelectronics(MILE'95) Nis,Serbia,Sert.,1995. 11-18 (1995)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] T.Shibata: "Neurotransistor:-A Neuron-Like High-Functionality Transistor Implementing Intelligence on Silicon" VLSI Signal Processing VIII,Proc.IEEE Signal Processing Society Workshop on VLSI Signal Processing,Sakai,Osaka,1995. 8. 28-37 (1995)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] 柴田道: "バイナリ・多値・アナログ処理をゲートレベルで融合した新しい論理演算システム" 1995年電子情報通信学会エレクトロニクスソサエティ大会講演論文集2. 291-292 (1995)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] T.Shibata: "Neuron-MOS Temporal Winner Search Hardware for Fully-Parallel Data Processing" Advancesin Neural Information Processing Systems. Vol.8(印刷中). (1996)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] T.Shibata: "Advances in Neuron-MOS Applications" 1996 Digest of Technical Papers,IEEE Int.Solid-State Circuits Conference. 39. 304-305 (1996)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] T.Shibata: "Neuron-MOS-Based Association Hardware for Real-Time Event-Recognition" Proc.Micro Neuro'96,Lausanne,Feb,1996. 94-101 (1996)

    • 関連する報告書
      1995 実績報告書
  • [文献書誌] 柴田 直: "ニューロンMOSを用いた多値インテリジェントメモリ" Technical Report of IEICE. Spsy 94-14. 1-8 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] T.Ohmi: "The concept of Four-Terminal Device and Its Significance in lmplementation of Intelligent Integrated Circuits" IEICE Trans.Electronics. E77-C. 1032-1041 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] 中井 努: "大容量負荷高速駆動用CMOSソースフォロワ・バッファ回路の解析" Technical Report of IEICE. ED-94-63. 61-67 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] 柴田 直: "センサとニューロンMOSの融合が拓く新しい世界" 第6回画像入力シンポジウム(SAIT'94)プロシ-デイング. 21-29 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] K.Kotani: "Clocked-Neuron-MOS Logic Circuits Employing Auto-Threshold Adjustment" 1995 IEEE Int.solid state Circuits Conference Dig.Technical Papers. 320-321 (1995)

    • 関連する報告書
      1994 実績報告書

URL: 

公開日: 1994-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi