| 研究概要 |
GPS(Global Positioning System)はアメリカ国防総省が開発運用中の地球上を周回する人工衛星を用いた移動体のための電波利用測位システムであり,4つの衛星から送られてくる電波を同時受信することにより,移動体の3次元位置(緯度,経度,及び高度)を知ることができる。現在すでに実用的測位可能の状態にあり,各社から業務用及び一般ユーザー用の製品が市場に出ているが,これらの製品の多くは,位置測定精度も数十メートルであって十分な性能を持っているとは言い難い。本研究はGPS受信機の回路構成見直すことにより,測位精度の改善を行うことを目的としている。特に測位精度の鍵を握る追尾回路である遅延ロックループの性能改善を行うアプローチを行い,正確な計算機シミュレーションにより,約30%程度の測位誤差の改善が得られることを明らかにした。
本研究ではGPS衛星受信信号の追尾回路である遅延ロックループ(Delay Locked Loop,DLL)の回路構成を改善するため,従来使用されていたEarly codeとLate codeの間隔がPN系列1チップ分である1Δ型DLLに対し,新たに間隔が0.5チップであるΔ/2型DLLを提案した。これにより追尾誤差特性が改善されるかどうかを時間領域の正確な計算機シミュレーションにより調べた。また、従来の1Δ型DLLの回路構成を簡略化することにより,LSI構成における素子数の少ない回路構成を見い出した。また計算機シミュレーションのみならず,解析的な動作方程式の導出も行い,これを計算機シミュレーション結果と対比し,シミュレーション結果の物理的な解釈および回路パラメータ値の決定の指針とした。計算機シミュレーション実験で提案Δ/2型DLLの動作の確認を行った結果,新提案回路により,入力S/N=-40〜-30dBの領域では1〜2dB,入力S/N=-20〜-10dBの領域では約3dBの追尾位相誤差分散の改善度を得ることが出来た。これは測位誤差精度に換算すると,入力S/N=-40〜-30の領域では11〜21%,入力S/N=-20〜-10dBの領域では約30%の測位誤差改善に相当する。またこのような測位誤差の改善に加え,新回路構成を提案したことにより,LSI化の際の回路規模を縮小することができ,回路面積の縮小化や低コスト化の点で有利な提案ができた(研究代表者 岩波)。
さらに提案したΔ/2型のDLLのLSI化は既に行われており,今後フィールド試験を通したループパラメータの最適調整化などが行われる段階である(研究分担者 木田)。
|
