| 研究課題/領域番号 |
06650394
|
|---|
| 研究種目 |
一般研究(C)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 慶応義塾大学 |
|---|
研究代表者 |
森 真作 慶應義塾大学, 理工学部・電気工学科, 教授 (00051269)
|
|---|
| 研究分担者 |
笹瀬 巌 慶応義塾大学, 理工学部・電気工学科, 助教授 (00187139)
|
|---|
| 研究期間 (年度) |
1994
|
| 研究課題ステータス |
完了 (1994年度)
|
| 配分額 *注記 |
2,000千円 (直接経費: 2,000千円)
1994年度: 2,000千円 (直接経費: 2,000千円)
|
|---|
| キーワード | ディジタル位相同期ループ / 非整数分周器 / 初期同期範囲 / 引き込み時間 |
|---|
| 研究概要 |
本研究では、簡単な回路構成で、極めて広い同期範囲および高速引き込みを実現するDPLLの確立を目的とし、その一手段として非整数分周器を用いた広帯域DPLLを考案した。本DPLLでは、入力周波数に応じて分周比を変化させ、更に非整数分周器によって周波数誤差除去することで入力周波数に適した自走周波数を得ることができる。従って、考案したDPLLは極めて広い初期同期範囲を得ることがきでた。また、周波数誤差の除去後、分周器のリセットにより位相誤差を除去するため、入出力信号の位相を揃え、初期位相誤差を取り除くため引き込み過程が高速に完了する特性を持つ。更に本DPLLは、従来の2値量子化DPLLに非整数分周器を不加しただけであるので、回路構成は非常に簡単である。
本研究で考案したDPLLの有用性を確認するために、理論および論理回路レベルでの回路設計・試作による実験から本DPLLの動作と同期範囲、引き込み特性を評価した。その結果、本DPLLは未知の周波数に対しても同期可能であること、高速引き込みが可能であることを明らかにした。従って、一度ある周波数帯に対して本DPLLを設計すれば、無調整で使用することができ、極めて汎用性が高い。更に、本DPLLは高速引き込みも可能であるので、ディジタルデータ通信のビット同期に極めて有効である。
|
