| 研究概要 |
本研究の目的は多値FPGAの設計法を確立し,そのCADを作成することにある.これに関して次の研究を行った.
1)入力端に入力デコーダを挿入したデコーダーリテラル-AND-ORの回路を構成し,これが従来のリテラル-AND-ORの回路に比べてどの程度ハードウエアコストを約15%減らすことができることを明らかにした.これは,多値4段回路構成法に対応しており,これを解明することによってFPGA設計の基礎を与えることができた.
2)通常の多値論理式はリテラル-AND-ORタイプの論理回路によって構成される.ここでは,ORに代わって多値EXORを新しく定義し,そしてその簡単化CADを作成した.これによって従来の論理表現より,少ない積項数で様々な関数を表現できることを確かめた.これによって,多値関数をより少ないmemoryで表現することができた.
3)多値FPGAの実現回路の1つとして,簡単なSWITCH機能を持つセルをアレー上に実現した回路構造を提案し,これをMDD(Multiple-Valued Decision Diagram)を用いて設計する方法を確立した.これによって新しい多値FPGAの新しい回路構造を提案できた.さらに,この設計CADを作成し,様々な回路について計算機実験を行った結果,本方法の優位性を,多値PLAや他のセルラ-アレーと比較して明らかにできた.
4)ファジィ論理を実現するPLAを提案し,この設計手法を明かにした。これは,FPGA設計の前段階の研究であり,これによってまずPLA設計手法を明かにし,その後,ファジィFPGA設計の方法を確立する.
以上4つのテーマについて研究を行い,これによって今後注目される多値FPGA実現に大きく寄与することができた.
|
