|
本研究では、次世代デバイスの1つである共鳴トンネリングトランジスタの特性を参考にすると共に、システム構築上で重要となる演算機能を整理することにより新しいデバイスモデルを定義し、そのモデルに基づき高性能な多値LSIシステムを系統的に構成する方法について研究を行った。
まず、次世代デバイスとして共鳴トンネリングトランジスタに着目し、多値演算回路への応用とデバイス自体の実現可能性の両面とを念頭においてデバイスモデルの機能的仕様を決定した。また、上記のデバイスモデルに基づいて次世代集積回路実現に適合した多値基本演算子の定義を行うと共に、それに基づく多値演算システムの系統的合成方法の定式化を行った。
具体的には、多値演算システムでは(1)多値信号を伝送するための「パスゲート機能」と(2)多レベル信号を検出するための「ユニバーサルリテラル機能」が重要であることを見いだすと共に、これら2つの機能を満たす基本ゲートが共鳴トランジスタを用いて極めて簡単に実現できることを示した。さらに、この機能デバイスを「ス-パパスゲート」と名付けて、その系統的設計方法について議論してきた。以上の研究成果により、英国電気学会誌(IEE)において2編のフルペーパー論文が採録されるに至った。
このように、現在提案されているデバイスに基づいてシステム構成を行うのではなく、システム実現に本質的に重要となるデバイス機能をシステムアーキテクチャ側から提案するアプローチは、システムの究極的な最適設計法として従来の延長上にない極めて独創的なものであり、上述したように国際的にもその研究成果が認められてきているので、わが国の科学技術の発展に大いに寄与できたものと確信している。
|
