| 研究概要 |
本年度は1)プロセスひずみによるバンドギャップナローイング効果と2)一軸性ひずみ下での結晶欠陥の安定性について解析した。1)シリコンデバイスの製造工程はウェハ工程とパッケージ工程の大きく2段階に分かれる。本研究では、まずウェハ工程にて素子分離技術を用い、p-n接合に数通りの割合で引張ひずみを発生させた。その後、デバイスを含むシリコンチップに外部圧縮応力を加え、逆バイアスリーク電流値を元にバンドギャップの縮小率を算出した。その結果、デバイス中の引張ひずみ領域の割合とバンドギャップの縮小率はほぼ比例関係にあり、引張ひずみ領域が大きくなるほど外部圧縮の影響を受けやすくなることがわかった。これは外部圧縮(引張)ひずみがチップ中に均一には広がらず、ヤング率の小さな酸化膜や引張(圧縮)ひずみ領域に分散するためである。実際のデバイス開発におけるリーク電流の低減にはウェハ工程のみならず、パッケージ工程も含めて検討する必要がある。2)第一原理計算上で一軸性圧縮ひずみを持つシリコン結晶を再現し、その場における4種のシリコン空孔型欠陥(V,V_2,VO,VP)の安定性を解析した。その結果、V,VP,VO,V_2の順により安定性が増すことが明らかになった。この結果から素子分離周辺の圧縮ひずみ領域ではシリコン空孔が集まりやすく、さらにV_2への成長が促進することがわかった。また、圧縮領域では他の欠陥に比べ、シリコン空孔の純粋なクラスタが生成されやすいと考えられる。
|
