| 研究概要 |
1.四端子デバイスを用いた高機能LSI・ギガスケールシステムの研究
四端子デバイスであるニューロンMOSトランジスタ(vMOS)を用いて,やわらかい論理回路,連想回路等を構成し,高度な判断を実行する知能電子システムのハードウェアを実験試作により検証した。vMOS論理回路に関しては,新しいクロック制御ニューロンMOS回路形式を開発した。ニューロンMOSのフローティングゲートにクロック制御のスイッチを付加することにより,デバイス動作中のホットキャリア注入等によるしきい値変動をリセットすると共に,デバイスが元々持っているしきい値ばらつきをもキャンセルできるため,信頼性と演算精度が飛躍的に向上した。連想回路に関しては,ニューロンMOSウィナーテ-クオール回路を応用し,動画の動きベクトルを高速に検出する回路を開発した。3μmルールで設計・試作し,動作を確認した。また,シミュレーションにより,300nsという高速で動きベクトル検出が可能であることが分かった。また,画像上の物体の重心を求める回路も,ニューロンMOSを用いて開発し,試作により動作を確認した。
さらに,人間の知能に限りなく漸近する知的電子システム実現の基礎となる“認識・推論エンジン"の要素回路を,四端子デバイスであるニューロンMOSトランジスタを用いて開発した。大量の参照データを効率よく記憶するアナログ不揮発性メモリ,入力データと記憶されている参照データとの一致度を高速に演算する差分絶対値回路,一致度が一番高いデータを探すウィナー・テ-クオール回路を設計し実験試作によりその動作を検証した。これらを集積化した認識・推論エンジンチップを設計すると共に,アーキテクチャレベルの性能を評価するため,デジタル技術を用いて画像圧縮用のベクトル量子化チップを設計・試作し,その動作を確認した。0.6μmデザインルールで設計されたチップは,80万トランジスタを集積し,チップ面積は8mm×9mmとなった。1ベクトルは8ビット分解能の16次元で,1チップ当たり256個のコードブックベクトルと入力ベクトルの並列比較を540nsで実行する。マイクロプロセッサ(Pentium 166MHz)を用いてソフト上で実行する場合に比べて約1000倍の高速化が実現できた。
2.高機能デバイス・回路の機能最適化
ギガスケールの集積化のためには,各要素回路が極低消費電力で動作することが必須である。したがって,低消費電力回路技術に関して研究を行った。ニューロンMOS回路に関しては,しきい演算時に全く直流消費電力を消費しない新しい回路形式を開発した。これは,DRAM等で用いられているセンスアンプ技術を応用したもので,ニューロンMOS論理回路の低消費電力化が実現できた。この技術を応用して低消費電力のA/D変換器を実現した。また,全く別のアプローチから,ニューロンMOSを用いた論理回路において,深いしきい電圧のトランジスタとバッファ回路を用い,消費電力を低減する新しい回路形式を開発した。
IV電源電圧でも高性能を発揮するTaゲートSOIMOSFET技術を開発した。さらに,従来のスタティック論理回路とは動作が全く異なる,極低消費電力Adiavatic論理回路をギガスケール集積回路用に開発した。
3.ギガスケール集積化の限界解析
ギガスケール集積化に向けた問題点として,0.1μm以下のデバイス寸法になると,チャネル領域の不純物イオンの確率的分布でデバイス特性が揺らぎ,信頼性の面で問題となることを明らかにした。
4.システム構成の最適化
集積回路における配線幅・長さの統計的分布に注目し,チップ面積およびチップ全体の消費電力を最小にするための最適配線設計指針を提示した。最適設計では,従来設計に比べチップ面積で1/2.8,消費電力で1/1.7に減少できることを明らかにした。
|
