| 研究概要 |
本研究課題は,マルチメディア時代に対応できる高性能な集積化フィルタの構成法に関するのもで,主として,次の2テーマについて研究を行った.
1.集積化モノリシックMOSフィルタの高線形化とチップ面積の低減化
2.低電圧高周波モノリシックバイポーラ電流モードフィルタの構成
テーマ1.に関する研究概要は次の通りである.
集積化可能なモノリシックフィルタの構成法の一つとして,MOS構造による構成法がある.これは,能動素子としてMOSトランジスタを使用し,また,受動素子として,コンデンサと非飽和領域のMOSトランジスタによる抵抗を使用する構成法である.この構成法は,ディジタル回路との融合性が良いため,アナログ,ディジタル混在信号処理に適している.本研究では,MOSトランジスタの非線形性を取り除き,歪みの少ない高品質な信号処理結果を得るために,複数のMOSトランジスタを用いて,特性の線形化を行った.この結果,線形性は大きく改善されるが,抵抗1本の実現い4本のMOSトランジスタを必要とするため,集積回路化した場合,チップ面積の増大を招く欠点が生じた.この問題点を解決するために,回路中の電圧・電流に着目し,これらの間に特定の関係が存在する場合,MOSトランジスタが省略できることを利用して,MOSトランジスタ数の削減を行った.
この手法によると,2(n+1)^2個のMOSトランジスタをn^2+3n+2個に削減でき,チップ面積の低減化に大きな効果があった.電子計算機シミュレータにより,MOSトランジスタ数を低減したフィルタをシミュレーションし,理論の正当性と集積回路化の可能性を確認した.
この研究の期間中の10月23日から10月29日まで,韓国側の共同研究者である金東龍教授と全北大学(韓国全北市)にて,研究打ち合わせを行い,研究方法,経過について討議した.本研究の成果は,電気学会電子回路研究会で発表した(研究発表論文リストに掲載).
テーマ2に関する研究概要は次の通りである.
低電圧動作可能な回路構造として,バイポーラトランジスタによるカレントミラーを利用した電流モード信号処理回路を考案し,これを集積化高周波能動RCフィルタの構成に応用した.ダイオード接続したバイポーラトランジスタを基本構成要素として,その内部抵抗とコンデンサを使用することによりフィルタを実現するものである.このフィルタでは,回路の内部直流電圧はすべて0.7V程度であり,電源電圧も電池1本(約1.5V)以下で十分動作可能であるという特徴を有している.
回路内部の信号伝達が電流を介して行われ,従来の電圧を介して行われる構造と異なり,本質的に低電圧,低電力な動作となっている.また,等価的な抵抗が数百オームと小さいため,高周波用のフィルタの実現に適しており,従来の手法では,構成が困難であった100MHz以上の遮断周波数を有するフィルタも集積回路内に構成できる.また,直流バイアス電流を制御することにより,フィルタの遮断周波数の調整も容易に行うことができるため,集積回路のプロセス誤差により生じる素子値の偏差を補正できる.構成として,ハードディスクの信号検出用フィルタを構成し,これを電子計算機シミュレータにより検証して,理論の正当性を確認した.
この研究の成果は,通信学会論文誌に投稿する予定である.
本共同研究の結果の検討と,今後のまとめ方について,韓国全北市の全北大学を3月20日から23日まで訪問し,共同研究者である金東龍教授と打ち合わせを行った.
|
