| 研究概要 |
従来の画像処理システムでは、画像の取得と処理は独立している。センサに対する高フレームレート化・高精細化といった高レート化の要請や画像処理に対するより高速な情報の抽出などの高機能化の要求に対して、従来の枠組で対応すると、転送速度がボトルネットとなり、ピクセルレートが高速になるにつれ、画像信号自体の取得・蓄積が困難になる。
本研究では、カメラのイメージセンサ上で直接動画像を圧縮する高機能イメージセンサチップの設計・試作を行なった。センサ上に画像処理を統合することにより、画像の並列性を利用した高速処理によりピクセルレートを低減し、上記のボトルネックを解消し、高速撮像や高精細撮像のための有効な手段となる。
1)画素並列型の動画像圧縮イメージセンサの設計・試作・評価。
レート制御、アドレス制御を合わせ,完全な形態の圧縮センサを試作した.また,その際,消費電力、トランジスタ素子数が少なくなるよう画素内回路、センサアレイの再設計を行なった.これらの新設計に基づき、画素並列型の第2次プロトタイプの試作を行ない,検証を進めた.
2)列並列型の動画像圧縮イメージセンサの設計・試作・評価
新しい動画像圧縮イメージセンサの構成法として考案している列並列型の圧縮センサの設計,試作を行った.列並列型構成により、開口率の向上、低消費電力化を図る事ができ,取得画像の品質が著しく向上することを確認した.
|
