| 研究概要 |
近年、電流テストという新しいテスト方式の、CMOS回路に対する有効性が報告されている.本研究では、電流テストを実用化することが目標とされ、以下の成果が得られている.
1.電流テストにおける電流計測が遅いことに対処するため、少ないテストパターンでテストできるk-FR回路の概念を提案した.k-FR回路はNOT,EOR,およびk以下の入力線をもつNAND,AND,OR,NORゲートにより構成される.電流テストを行う場合は、k-FR回路のすべての縮退故障はk^+1のテストパターンでテストすることができる.したがって、k-FR回路の電流テストを行うために、k^+1のテストパターンで十分である.kの値が通常2または3なので、テストパターン数は極めて少ない.我々はまた、任意の組み合わせ論理回路をk-FR回路に変換するアルゴリズムを提案した.この変換では、トランジスタ数で表す回路オーバーヘッドをなるべく小さくすること、およびもとの回路のクリティカルパスの長さをなるべく変えないことが考慮されている.回路変換の結果により、ゲートアレー回路をk・R回路に変換する場合のコストが少なく実用範囲内であることが分かった.
2.ローカル欠陥を考える場合、トランジスタ短絡故障モデルが有効である.しかし、このモデルでは、非常に多くの故障を考慮する必要がある.我々は等価故障関係を利用したMICとSICという2つの故障数削減手法を提案し、シミュレーション実験によりその有効性を示した.また、すべてのテストパターンとすべての故障に対するシミュレーションの結果を記憶する故障表を利用したテスト集合選択の新しい手法も提案した.
3.電流テストでは、どんな故障も電流に影響するので、観測という観点から見れば、観測点が一つしかないことになる.このため、電流テストによる故障箇所の指摘である故障診断は困難だと思われる.我々はランダムなパターンとアルゴリズム的に生成されたパターンを用いて故障診断を行う手法を提案した.実験結果により、多数の故障の診断が電流テストのみで行うことができることを示した.また、回路がゲートアレー構造をもつ場合、電流テストだけでも非常に高い診断分解能を達成することができることを示した.
|
