| 研究概要 |
本研究では,特定用途向きマイクロプロセッサのキャッシュメモリを構成する手法に関する研究を行った.
はじめに,ハードウェア/ソフトウェア協調設計システムPEAS-IのサブシステムであるCPUシミュレータに機能の追加を行い,アプリケーションプログラムの実行履歴をトレースして得られた情報をキャッシュメモリシミュレータを使用して解析するシステムの構築を行った.
予備実験としてキャッシュメモリシミュレータを使用して,キャッシュメモリの構成(キャッシュメモリのサイズ,連想数,ブロックサイズ,方式等)を変えた場合のアプリケーションプログラムのキャッシュヒット率を計測した.
次に,PEAS-Iシステムを使用してレジスタサイズの指定を変えて生成されたキャッシュメモリを実装していないCPUコアのデザインとキャッシュメモリを実装した場合の性能の必要を行い,要求されるハードウェア量と性能のトレードオフを検討し,特定用途向きマイクロプロセッサのキャッシュメモリの構成を決定するための定式化手法の検討を行った.
ハードウェア資源とのトレードオフを考慮したキャッシュメモリの構成手法に関する検討を行ったが,キャッシュメモリの使用を前提としたソフトウェア開発システムの実現およびキャッシュメモリの自動合成システムの実現は今後の課題である.
|
