研究課題/領域番号 |
08405051
|
研究種目 |
基盤研究(A)
|
配分区分 | 補助金 |
応募区分 | 一般 |
研究分野 |
反応・分離工学
|
研究機関 | 東京大学 |
研究代表者 |
小宮山 宏 東京大学, 大学院・工学系研究科, 教授 (80011188)
|
研究期間 (年度) |
1996 – 1998
|
研究課題ステータス |
完了 (1998年度)
|
配分額 *注記 |
29,400千円 (直接経費: 29,400千円)
1998年度: 7,200千円 (直接経費: 7,200千円)
1997年度: 10,200千円 (直接経費: 10,200千円)
1996年度: 12,000千円 (直接経費: 12,000千円)
|
キーワード | 単分子層修飾 / CVD / 薄膜成長過程 / 単原子層修飾 / シリコン表面 / トリフルオロエトキシ基 / 初期成膜 / プラズマ処理 / 異常成長 / テトラエトキシシラン / TEOS / 単原子層酸化 / トリフルオロトキシ基 / 被覆率 / 速度論 / 水素終端 / 極薄酸化膜 |
研究概要 |
基板表面にきちんと定義された表面修飾層を導入すること、そしてこの表面修飾により薄膜成長過程を制御するという本研究の目的はほぼ達成された。表面修飾の手法として、気相中でのシリコン水素終端表面の単原子層窒化・酸化・硫化処理を提案し、処理を単原子層に留まらせる条件などを明らかにして、単原子層処理を実現する条件を提示した。さらに、この単原子層処理を基にした単分子層処理を実現した。具体的には、シリコンの単原子層酸化表面に液相もしくは気相のトリフルオロエタノールを反応させ、トリフルオロエトキシ基によるシリコン表面の被覆率に相当するフッ素の増加をXPSにより確認した。 これらの単原子/分子層修飾に加えて、本研究では表面修飾による薄膜成長過程制御手法を提案し、これを実現した。薄膜成長手法としては化学的気相堆積法(CVD)を例にとり、堆積された膜形状が基板表面単原子層により制御されうることを実験を通じて明らかにした。本研究ではさらに、この手法が実プロセスレベルでも有効であることを示すため工業用CVD装置を用い、テトラトキシシランからのSiO_2薄膜形成の実プロセスにおいて、装置操作条件の範囲内の手順により表面修飾による成膜特性向上を試みこれに成功した。 以上に示したように、バルク的な物性を変えずに表面物性を変化させる基板表面の単分子層修飾は、薄膜形成過程を制御する手法として有効であり、今後ますますの薄膜化及び微細化がすすむ薄膜形成技術において、良質の薄膜を作成するための重要な手法として用いられることが期待される。
|