| 研究概要 |
本研究では,トレリス符号化同一チャネル干渉波キャンセラ(TCC)のハードウェア化に関する検討を行った.TCCは,最尤系列推定に基づく非線形干渉キャンセラの1つであり,もっとも優れた特性を示す干渉キャンセラの1つであるが,最尤系列推定を行うViterbiアルゴリズムにおいて考慮すべき状態の数が多くハードウェア化が困難とされてきた.本研究では,このTCCのハードウェアによる実現を目指し,試作を含めたハードウェア構成,アルゴリズムの検討を行った.
まず,もっとも簡単な構成である4状態TCCを取り上げ,各演算回路を時分割利用することにより回路規模を1/4程度にまで縮小することが可能であることを示した.さらにこの4状態TCCをAltera社のPLD EPF10K130V1個を用いて試作し,その動作を確認した.今年4月には室内実験系によりBER特性の取得が行われる予定である.次にViterbiアルゴリズムの状態数を16状態に拡大したものについて検討を行った.ここでは,許容回路規模において設計パラメータを最適化すると共に演算の簡略化法についての検討を行った.この手法は回路規模削減効果が大きく,さらに状態数が増えたときにはより有効となる.この16状態TOCについても試作を行っており,現在,基板を製作中である.
これらは,初めてのPLDによるTCCの試作として大きな意義を持つものの,従来研究を行ってきたTCCとは仕様の面で大きな隔りがある.TCCのハードウェア化の困難さは,その状態数の多さに伴う演算処理量の多さであった.したがって,これを解決するためには状態数を削減することが効果的である.この状態数削減アルゴリズムとして,これまでMアルゴリズムが研究されてきたが,Mアルゴリズムはsorting処理に伴う回路規模,処理遅延が大きく実際のハードウェア化の際には問題となる.今回,従来とは異なる状態数削減アルゴリズムLOVAを取り上げ,比較を行った.その結果,Mアルゴリズムと同程度の状態数削減を行った場合,LOVAでは回路規模,処理遅延を大幅に減らせることを確認した.また,上記の256状態TCCに適用した場合,状態数16,生き残りパス数4とすれば,特性の劣化はほとんどないことが確認できた.このとき,回路規模は1/4となる.
|
