| 研究課題/領域番号 |
08650478
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計測・制御工学
|
|---|
| 研究機関 | 茨城大学 |
|---|
研究代表者 |
宮田 武雄 茨城大学, 学長 (10106742)
|
|---|
| 研究分担者 |
塚元 康輔 茨城大学, 工学部, 講師 (90171975)
|
|---|
| 研究期間 (年度) |
1996 – 1998
|
| 研究課題ステータス |
完了 (1998年度)
|
| 配分額 *注記 |
2,100千円 (直接経費: 2,100千円)
1998年度: 200千円 (直接経費: 200千円)
1997年度: 500千円 (直接経費: 500千円)
1996年度: 1,400千円 (直接経費: 1,400千円)
|
|---|
| キーワード | 冗長二進符号 / 加算器 / 乗算器 / フリップフロップ / CMOS / 対称三値 / A / Dコンバータ / プラズマディスプレイ / MT-CMOS / A-D変換器 / 電流モード回路 / プラスマディスプレイ |
|---|
| 研究概要 |
本研究では、従来の2値デバイスを用いた信号処理システムよりも高速、高精度な冗長二進符号(RBC)による信号処理システムの実現を目的として、以下の研究を行った。
まず、乗算器の高速化を目的とする符号変換器の提案とそれを用いたRBC乗算回路の構成を検討した。提案した符号変換器は2値2bitのBoothのアルゴリズムをRBCに拡張したもので、乗数を0の桁が多くなるように符号変換し部分積の数を減らすことで乗算の高速化を図るものである。提案した符号変換器を乗算回路に適用することで、約2倍の高速化が可能であることと演算遅延を若干大きくするだけで構成素子数を半減できることを示した。次に、RBC信号処理システムの適用拡大を目的としたRBC用順序論理回路の構成を提案し、回路シミュレータPSPICEを用いて動作の確認を行った。提案したフリップフロップを用いることでRBCシフトレジスタ、カウンタ等を構成できることを示した。
また、RBC信号処理回路の消費電力の削減を目的として低しきい値トランジスタと高しきい値トランジスタを使用するMT-CMOS構造の対称三値論理系ゲートを提案した。回路シミュレーション及び個別部品による試作実験により動作確認を行うとともに、回路シミュレーションにおいて従来のCMOS構造のRBC加算回路に比べ低電力化できることを示した。さらに、RBCの冗長性を活用して変換器の高精度化を図るA-RBCコンバータの提案を行った。回路構成として、カレントミラーを用いた電流形の変換回路を提案し、シミュレーションにより変換動作の確認を行った。最後に、RBC信号処理の応用例として、プラズマディスプレイのちらつきを抑制するためのRBCを適用した時間輝度併用変調形の駆動方式の提案を行い、有効性を示した。
|
