• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

冗長化手法による超高集積ロボット制御プロセッサの構成法

研究課題

研究課題/領域番号 08650505
研究種目

基盤研究(C)

配分区分補助金
応募区分一般
研究分野 計測・制御工学
研究機関八戸工業大学

研究代表者

苫米地 宣裕  八戸工業大学, 工学部, 教授 (70048180)

研究分担者 藤岡 与周  八戸工業大学, 工学部, 講師 (70275527)
研究期間 (年度) 1996 – 1997
研究課題ステータス 完了 (1997年度)
配分額 *注記
1,400千円 (直接経費: 1,400千円)
1997年度: 500千円 (直接経費: 500千円)
1996年度: 900千円 (直接経費: 900千円)
キーワード冗長 / 超高集積 / ロボット / 制御 / プロセッサ / 構成法 / VLSI / 歩留り
研究概要

1 WSlの冗長化による歩留り改善効果の解析
(1)冗長な配線と切換スイッチのハードウエア量の影響 冗長化構成に不可欠であるが通常は無視されている冗長な配線と切換スイッチのハードウエア量が歩留りにどのように影響を与えるかを明らかにした。
(2)2次元サブシステム分割法 冗長化VLSlを2次元にサブシステム分割するという方法を提案し、この方法によれば、通常の1次元分割に比較して、歩留りが向上することを明らかにした。
2 高集積ロボット制御プロセッサの設計
これまで、ロボット制御プロセッサの一つのエレメント(PE)を一つのVLSlチップに集積すると想定してきた。今回、PE数十〜100個を1枚のウエーハに集積する高集積プロセッサの構成法を検討した。そして、多数のPEをむだなく稼動させるため、PE間のデータ伝送を多重バスで行うこととし、各バスを動的に分割使用することを特長とするバスの効率的な構成法を提案した。
3 高集積ロボット制御プロセッサの欠陥救済
上記高集積プロセッサにおいては、製造欠陥の増加による歩留り低下が最大の問題となる。この問題に対して、本プロセッサの再構成可能並列アーキテクチャを生かした欠陥救済方法を提案した。冗長化設計を行った結果、102個のPE(有効に利用できるPEは84個)を搭載したプロセッサが1枚のWSI上に集積できる可能性のあることが分かった。また、高集積プロセッサのロボット制御への応用を検討した結果、演算遅れ時間の短縮に有効なことが分かった。

報告書

(3件)
  • 1997 実績報告書   研究成果報告書概要
  • 1996 実績報告書
  • 研究成果

    (19件)

すべて その他

すべて 文献書誌 (19件)

  • [文献書誌] 苫米地 宣裕: "冗長化VLSIの歩留りに対する冗長配線と切換スイッチのハードウエア量の影響" 電子情報通信学会論文誌D-I. J80-D-I,4. 395-403 (1997)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] 苫米地 宣裕: "2次元サブシステム分割VLSIの歩留り特性" 電子情報通信学会論文誌D-I. J80-D-I,8. 718-724 (1997)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] N. Tomabechi & S. Kanazawa: "Redundancy design of wafer scale and high speed FFT processor" Computers and Systems in Japan. 28,6. 18-29 (1997)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi: "Effect of the hardware of redundant interconnection lines and exchanging switches on the yield of the defect-tolerant VLSI/WSI" Proc.1997 ITC-CSCC. 689-692 (1997)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi: "The effect of hardware needed for redundant interconnection lines and exchanging switches on the yield of VLSI chips with redundancy" Computers and Systems in Japan. 28,8. 8-16 (1997)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] 苫米地 宣裕, 藤岡 与周: "知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ" 電子情報通信学会技術研究報告. VLD97-107,4. 53-60 (1997)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi: ""The effect of the hardware amount of redondant interconnection lines and exchanging switches on the yield of VLSI with redundancy" Trans.IEICE Japan. Vol.J80-D-1.NO 4. 395-403 (1997)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi: "Yield charcteristics of 2-dimensional subsyste-divided VLSIs" Trans.IEICE Japan. Vol.J80-I.NO.8. 718-724 (1997)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi: "Redundancy desibn of wafer scaie and high speed FFT processor" Computers and Systems in Japan. Vol.28. No.6. 18-29 (1997)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi: "Effect of the hardware of redundant interconnection lines and exchanging switches on the yield of VLSI chips with redundancy" Proc.1997 Int.Tech Conf.onCircuits/Systems.Computers and Communications.689-692 (1997)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi: "The effect of the hardware needed for redundant interconnection lines and exchanging switches on the yield of VLSI chips with redundancy" Computers and Systems in Japan. Vol.28 NO.8. 8-16 (1997)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] Nobuhiro Tomabechi and Yoshichika Fujioka: "Recofigurable parallel ULSI/WSI processor for control of intelligent robot" Technical Report of IEICE Japan. Vol.VLD97-107. 53-60 (1997)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      1997 研究成果報告書概要
  • [文献書誌] 苫米地 宣裕: "2次元サブシステム分割VLSIの歩留り特性" 電子情報通信学会論文誌DーI. J80-D-I,8. 714-724 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] N.Tomabechi & S.Kanazawa: "Redundancy design of wafer scale and high speed FFT processor" Computers and Systems in Japan. 28,6. 18-29 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] Nobuhiro Tomabechi: "Effect of the hardware of redundant interconnection lines and exchanging switches on the yield of the defect-tolerant VLSI/WSI" Proc.1997 ITC-CSCC. 689-692 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] Nobuhiro Tomabechi: "The effect of hardware needed for redundant interconnection lines and exchanging switches on the yield of VLSI chips with redundancy" Computers and Systems in Japan. 28,8. 8-16 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] 苫米地 宣裕,藤岡 与周: "知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ" 電子情報通信学会技術研究報告. VLD97-107,4. 53-60 (1997)

    • 関連する報告書
      1997 実績報告書
  • [文献書誌] 苫米地宣裕: "冗長化VLSIの歩留りに対する冗長配線と切換スイッチのハードウエア量の影響" 電子情報通信学会論文誌D-I. J80-D-I,4(4月号掲載予定). (1997)

    • 関連する報告書
      1996 実績報告書
  • [文献書誌] 苫米地宣裕: "擬似3次元サブシステム分割冗長VLSIの救済可否判定アルゴリズム" 八戸工業大学情報システム工学研究所紀要. 9巻. 1-8 (1997)

    • 関連する報告書
      1996 実績報告書

URL: 

公開日: 1996-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi