• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

自己整合工程を用いたシリコン集積化単電子素子回路の設計および試作

研究課題

研究課題/領域番号 08750406
研究種目

奨励研究(A)

配分区分補助金
研究分野 電子デバイス・機器工学
研究機関東洋大学

研究代表者

花尻 達郎  東洋大学, 工学部, 講師 (30266994)

研究期間 (年度) 1996
研究課題ステータス 完了 (1996年度)
配分額 *注記
900千円 (直接経費: 900千円)
1996年度: 900千円 (直接経費: 900千円)
キーワードリセス構造 / 自己整合工程 / RIE(反応性イオンエッチング) / 非対称トンネル障壁 / キャパシタンス・アレイ / 単電子一方向輸送
研究概要

(1)リセス構造を有する単電子素子の作製
シミュレーションによるポテンシャル及びキャリア分布解析に基づいてリセス構造を有する単電子素子サイズの設計を行い、その作製を行った。当初、工程中にリフトオフを使用していたのを検討し改め、歩留まりの大幅な向上を得た。これによりシリコン単電子素子の自己整合工程がほぼ確立できたと云える。この後直ぐに引続いて3端子電気的測定を行う予定である。
(2)RIEによるシリコン微細加工
上記のウェットプロセスに加えて、将来的に更にドライプロセスが必要になることを鑑みてRIE(反応性イオンエッチング)によるシリコン微細加工の条件出しを行った。その結果、幅100nm程度のトレンチが異方性良く得られた。線幅の減少、アスペクト比の向上、損傷の低減などエッチングの最適化を続行中である。
(3)非対称トンネル障壁を有する単電子素子作製工程の検討
アイランドの配列を作製しそれを配線で相互に接続してキャパシタンス・アレイを作製することで、我々の研究グループで提案している非対称トンネル障壁の特徴を活かした単電子素子回路を作製できることを検討し、その結果を今年度中に特許として申請する予定である。また2次元配列の準備として、非対称トンネル障壁の1次元配列回路の動作特性をシミュレーションし、単電子一方向輸送がより容易になり、回路の設計の自由度が増すことを確認した。

報告書

(1件)
  • 1996 実績報告書
  • 研究成果

    (1件)

すべて その他

すべて 文献書誌 (1件)

  • [文献書誌] Y.Matsumoto,T.Hanajiri,T.Toyabe,T.Sugano: ""Advantages of the Asymmetric Tunnel Barrier for High Density Integration of Single Electron Devices"" Proc.of Int.Symp.on Formation,Physics snd Device Application of Ouantum Dot Structures. pp.144〜pp.144 (1996)

    • 関連する報告書
      1996 実績報告書

URL: 

公開日: 1996-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi