研究課題/領域番号 |
09044125
|
研究種目 |
国際学術研究
|
配分区分 | 補助金 |
応募区分 | 共同研究 |
研究分野 |
計算機科学
|
研究機関 | 東北大学 |
研究代表者 |
羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
|
研究分担者 |
LIN H.C. メリーランド大学, 教授
NG WaiーTung トロント大学, 応用科学工学部, 助教授
GULAK Glenn トロント大学, 応用科学工学部, 教授
SMITH Kennet トロント大学, 応用科学工学部, 教授
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
NG Wai Tung トロント大学, 助教授
SMITH Rennet トロント大学, 教授
|
研究期間 (年度) |
1997 – 1998
|
研究課題ステータス |
完了 (1998年度)
|
配分額 *注記 |
3,100千円 (直接経費: 3,100千円)
1998年度: 1,200千円 (直接経費: 1,200千円)
1997年度: 1,900千円 (直接経費: 1,900千円)
|
キーワード | 多値連想メモリ / フローティングゲートMOSトランジスタ / しきい演算 / ロジックインメモリ構造 / 非数値データ処理 / 超並列処理 / 大小比較演算 / 知的情報処理 |
研究概要 |
実世界と密接なインターフェースを必須とするリアルワールド応用知能集積システムを実現するためには、膨大な実世界のデータや計算量の多い知能アルゴリズムを超高速に処理する超高性能VLSIプロセッサ、すなわち「知能集積システム用スーパーチップ」を開発する必要である。本共同研究では、各境界領域の専門家を交えて、スーパーチップ開発のための最新の「システムアーキテクチャ」・「回路技術」・「デバイス技術」に関する討論会を開き、従来の延長上にないシステム構成方法を積極的に考案していくことを目的とする。以下、本研究成果は以下の通りである: (1) アルゴリズム・システム・アーキテクチャレベルの討論: 知能集積システム用超並列画像処理システム実現のためのアーキテクチャとして、「多値ロジックインメモリ構造VLSI」の有用性について討論した。多値ロジックインメモリ構造アーキテクチャでは、演算器と頻繁にアクセスするデータを演算器のローカルメモリに優先的に記憶する。これにより、現在のVLSIチップにおける配線の複雑さに起因する通信ボトルネックが大幅に解決できることが具体的事例を通じて確認した。 (2) 論理機能ブロック・回路レベルの討論: 上記ロジックインメモリ構造の概念を回路レベルでも実現する新しい回路構成方式として、「フローティングゲートMOSパストランジスタ回路網」を考案し、この有用性や具体的活用方法について議論した。フローティングゲートMOSトランジスタは本来「多値メモリ素子」として利用されているが、本考案の回路方式では、記憶機能と演算機能(しきい演算機能とパススイッチ機能)を同時に兼ね備えた機能ゲートとして位置づけ、その有用性を議論した。 (3) デバイス・プロセスレベルの討論: 上記フローティングゲートMOSトランジスタを多値機能デバイスとして安定して実現するための技術的問題点を議論した。
|