| 研究課題/領域番号 |
09246204
|
|---|
| 研究種目 |
重点領域研究
|
| 配分区分 | 補助金 |
|---|
| 研究機関 | 筑波大学 |
|---|
研究代表者 |
浅野 侑三 筑波大学, 物理工学系, 教授 (80100808)
|
|---|
| 研究分担者 |
田中 真伸 高エネルギー加速器研究機構, 物理研究部, 助手 (00222117)
森 茂樹 筑波大学, 物理工学系, 教授 (60100822)
|
|---|
| 研究期間 (年度) |
1997
|
| 研究課題ステータス |
完了 (1997年度)
|
| 配分額 *注記 |
900千円 (直接経費: 900千円)
1997年度: 900千円 (直接経費: 900千円)
|
|---|
| キーワード | イベントビルダー / ソーティングネットワーク / ソーティング・アルゴリズム |
|---|
| 研究概要 |
Belle検出器システムの、シリコンバーテックス検出器は、大量のデータが短時間に発生し、パイプラインに蓄えた各場所を、時間スロット順に並べ直すイベントビルダーの役割が重要になる。イベントビルドを高速に行う手法として、ソーティングネットワークによる方法の基礎的な研究を行った。すなわち、最も単純な奇偶変換ソ-ト法(隣あった入力線のみのヘッダ-の大小を、比較して、それに従って出力をソ-トする方法)のアルゴリズムを用い、FIFOメモリーとCPLD(Complex Programmable Logic Device)を用いてハードウェアを構築して、システムクロックの周波数を変え、また入力データ線数を変えて、スケーラビリティのテストを行った。必要なTime Slot Interchangerは、今年度の間にあわなかったので、その部分は、トランスピュータ-のプログラムで代用した。
システム・クロックを5MHzから40MHzまで5種類、入出力線数を2から7まで変えて、動作の確認と測定を行った。その結果、7入力で、40MHzまで動作した、この時、ネットワークサイズによる処理速度の減少は見られなかった、クロック速度の限界は、使用したデバイスの限界であって、アーキテクチャーによる限界ではない。将来、動作速度の速いデバイスを使用する事で、この限界は更新できる。
これをイベントビルダーに応用するには、もっと能率の良いソーティング・アルゴリズム(例えば、バイトニック.ソーティングや、Batcherの奇偶ソ-ト法などがある)を用いる事と、多層基板を用いて、電源ラインを強化するなどの改良が必要である。
|
