|
B中間子ファクトリーの第二世代実験ではイベントレートが高いので大量の情報を高速で処理するトリガー回路が重要となるが、そのニーズに応える可能性のある新しいエレメントとして、最近開発された大規模・高速アドレスフィルタリングプロセッサ(連想メモリー)LSIチップのトリガー回路への応用を目的として研究をおこなった。トリガー回路は、検出器の種類等その用途に応じて多岐に渡っているため従来から使われているMLU、FPGAチップなどとの性能・特性を比較検討し組み合わせて使用するなど幅広くその応用を検討する必要がある。市販の連想メモリーチップをサーベイした結果有用そうなチップとして川崎製鉄製KE5B256B1、KE5B064B1、KE5BGCA128ACFPの3種類のチップを数個ずつ購入してその性能・特性及びトリガーボードでの性能を調べ評価した。その結果、32〜256の幅広いビット数の入力信号に対して、入力のパターンがメモリーテーブルにロードされた最大8000までの任意のパターンの1つに一致した時に出力信号を出すというトリガー回路に使用できることが確認された。但し、入手したチップは単一では包含的論理を組むことができないこと、サイクルタイムが80nsであり10MHz以上のパイプライン回路では働かないこと等が今後の課題として残された。それらを踏まえMLU、FPGAチップなどを含め、将来のトリガーへの応用を幅広く検討・議論するために伊藤氏(科研費重点)と共同でトリガー/DAQワークショップを奈良女子大で開催した。ワークショップではトリガーの現状から将来に亘って活発な議論が行われた。その成果は、プロシ-ディングスとして高エネルギー加速器研究機構より出版される予定である。
|
