| 研究課題/領域番号 |
09450123
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子・電気材料工学
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
徳光 永輔 東京工業大学, 精密工学研究所, 助教授 (10197882)
|
|---|
| 研究分担者 |
石原 宏 東京工業大学, フロンティア創造共同研究センター, 教授 (60016657)
大見 俊一郎 東京工業大学, 精密工学研究所, 助手 (30282859)
|
|---|
| 研究期間 (年度) |
1997 – 1998
|
| 研究課題ステータス |
完了 (1998年度)
|
| 配分額 *注記 |
8,900千円 (直接経費: 8,900千円)
1998年度: 3,900千円 (直接経費: 3,900千円)
1997年度: 5,000千円 (直接経費: 5,000千円)
|
|---|
| キーワード | 強誘電体 / 不揮発性メモリ / ニューラルネット / 強誘電体ゲートトランジスタ |
|---|
| 研究概要 |
本研究では、将来のニューロコンピュータ用集積回路への応用を目指して、神経細胞のシナプスと同様な機能、すなわち学習機能とメモリ機能を合わせ持つ新しい素子(シナプス素子)を開発し、その学習特性やメモリ特性を明らかにすることを目的としている。
初年度は基礎的な検討を行い、強誘電体の材料としてはSBT(SrBi_2Ta_2O_9)を用いて強誘電体ゲートトランジスタの試作を行い、不揮発性のメモリ効果を確認した。しかし、その記憶保持時間は1時間程度であり、改善を要することが明らかとなった。次年度には、このメモリ保持特性が短い原因を解析し、保持中に強誘電体に分極とは逆方向に印加される電界が存在すること、素子の動作点が強誘電体の分極-電圧特性のマイナーループ上にあることが主な原因であることを始めて明らかにした。さらに、フローティングゲートを有する金属/強誘電体/金属/半導体構造(MFMIS)FETを作製し、上部MFMキャパシタの面積をMIS部よりも小さくすることで保持特性が改善されることを示し、最終的には1日程度の記憶保持時間をもつ強誘電体ゲートトランジスタを実現した。次に、強誘電体ゲートトランジスタをマトリックス状に配置したシナプス結合素子を試作し、ニューラルネットワークで多用される重み付け積和演算が実行できることを確認した。このシナプス結合素子では重みが電気的に書き換え可能である。最後に、強誘電体ゲートトランジスタと単接合トランジスタ、またはシュミットトリガ発振回路とを組み合わせてニューロン集積回路を絶縁物上シリコン基板上に作製し、入力パルスを印加するに従って出力発振周波数が増加するという学習機能を確認した。
|
