| 研究課題/領域番号 |
09480054
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 奈良先端科学技術大学院大学 |
|---|
研究代表者 |
藤原 秀雄 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (70029346)
|
|---|
| 研究分担者 |
井上 美智子 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (30273840)
井上 智生 広島市立大学, 情報科学部, 助教授 (40252829)
増澤 利光 大阪大学, 大学院・基礎工学研究科, 教授 (50199692)
|
|---|
| 研究期間 (年度) |
1997 – 2000
|
| 研究課題ステータス |
完了 (2000年度)
|
| 配分額 *注記 |
13,100千円 (直接経費: 13,100千円)
2000年度: 2,000千円 (直接経費: 2,000千円)
1999年度: 2,800千円 (直接経費: 2,800千円)
1998年度: 2,800千円 (直接経費: 2,800千円)
1997年度: 5,500千円 (直接経費: 5,500千円)
|
|---|
| キーワード | テスト容易化設計 / テスト容易化合成 / 高位合成 / VLSIテスト / データフローグラフ / レジスタ転送レベル / データパス / コントローラ / テスト容易化合物 / スキャン設計 |
|---|
| 研究概要 |
本研究では、VLSI設計の上流から下流へ統合的にテスト生成問題を考察することで、設計工程の全体を通して回路本来の性能を損なわずにテスト生成問題を解決することに目標をおいたテスト容易化合成法の研究を行った。まず各回路レベル(動作記述レベル、レジスタ転送レベル、ゲート論理レベル)において必要とされるテスト容易性を、VLSI回路設計の工程全体を通しての最適化を考慮した上で定義し、合成段階において、回路の本来の性能とともにテスト容易性を最適化する合成手法、およびテスト合成手法を提案した。さらにその有効性を理論的に解析評価するとともに、実際のシステムを構築して実験的にも評価することを試みた。本研究で得られた研究成果を以下にまとめる。
(1)弱可検査性に基づくデータパスのテスト容易化高位合成法
(2)完全故障検出効率を保証するデータパスの非スキャンテスト容易化設計法
(3)完全故障検出効率を保証するコントローラの非スキャンテスト容易化設計法
(4)完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
(5)無閉路構造に基づく部分スキャンテスト容易化設計法
(6)無閉路部分スキャン設計を指向したデータパスのテスト容易化高位合成法
(7)RTレベルでの組込み自己テスト方式
|
