| 研究課題/領域番号 |
09680323
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 東京大学 (1998)
筑波大学 (1997) |
|---|
研究代表者 |
坂井 修一 東京大学, 大学院・工学系研究科電気工学専攻, 助教授 (50291290)
|
|---|
| 研究期間 (年度) |
1997 – 1998
|
| 研究課題ステータス |
完了 (1998年度)
|
| 配分額 *注記 |
3,200千円 (直接経費: 3,200千円)
1998年度: 1,400千円 (直接経費: 1,400千円)
1997年度: 1,800千円 (直接経費: 1,800千円)
|
|---|
| キーワード | マルチスレッディング / VLSI / 超並列アーキテクチャ / パイプライニング / 同期機構 / 通信と計算の融合 / プロセッサ間通信 / シミュレーション評価 |
|---|
| 研究概要 |
本研究の研究成果は、以下の通りである。
1. マルチスレッド型超並列計算機の性能評価
並列計算機EM-4、超並列計算機RWC-1を用いて、マルチスレッド型並列計算機の性能評価を行なった.評価は、同期処理機構、パイプライン方式、メッセージハンドリング機構のそれぞれと全体について行い、Radix Sort,疎行列計算、密行列計算(Linpack)などのベンチマークに対して優れた実効性能をあげることを検証した.
2. マルチスレッド型における入出力システムの提案と評価
マルチスレッド型超並列計算機における入出力機構を提案し、実機を用いてこれを評価した。
3. 新プロセッサアーキテクチャの提案と初期評価
21世紀のデバイス技術を念頭に置いた、新しいプロセッサアーキテクチャとして、オンチップマルチプロセッサとプロセッサ・メモリ混載型チップのアーキテクチャを考案し、基本設計・初期評価を行なった。特に・ハイパフォーマンス計算に向いたアーキテクチャとして、プロセッサと高速メモリをLSI内に混載し、大容量記憶として外付けDRAMを用いる方式を検討した。この方式は、高速の内蔵メモリを一時記憶として用いることにより、(1)メモリレーテンシの隠蔽、(2)再利用データの高速処理、という利点がある。
本方式を用いたプロセッサの基本設計を、MIPS R10000を基本として行ない、シミュレータを作成した。さらに、Livermore Kernel,Linpackといったベンチマークで初期評価を行なった。その結果、このプロセッサに多数のスレッドを投入した場合、ほぼ理想的な性能が得られることが示され、将来の100 TFLOPS級の超並列計算機のための基礎技術を構築することができた。
4. 超並列計算機向け相互結合網の提案と評価
超並列計算機に向いた相互結合網の方式について検討し、スループットを飛躍的に向上させる新しいバッファ制御方式を提案・評価した。
以上の成果は、欧文論文誌、和文論文誌、学会研究会などに発表され、好評を博している.
|
