| 研究概要 |
本年度はコード帳符号化方式において、コード帳をデータに応じて更新し、時系列データのの繰り返しにたいして効果的に信号遷移頻度の削減を可能とする適応型コード帳符号化方式の検討を行い、試作したチップの測定評価を行った。この結果、乱数データを用いた場合、信号遷移頻度を25%から50%削減出来ることが分かった。この結果を実証するために次の特徴を有するチップの設計試作を行った。1)コード帳のコード数16,ワード幅:16ビット,2)距離最小コード検出回路としてはWallance-tree型コンプレッサー回路を使用。本チップの測定の結果、符号化回路の消費電力が電源電圧3.3V,動作周波数10MHzにおいて3.6mWとなり、16ビットのバスにおいては、負荷容量が30pF以上場合に本チップが有効であることが分かった。また、本チップは0.5umプロセスで試作を行っているが、現在の最先端プロセスである0.18umもしくはそれより微細なプロセスで試作することで符号化回路の消費電力の削減が可能となり、さらに適用範囲が広まるものと期待できる。
また、更なる消費電力削減およびデータ転送効率の向上を目指して、これまでに提案されている圧縮アルゴリズムのうち代表的なものとして、ハフマン符号化、LZ77符号化,LZ78符号化手法を取り上げ、そのLSI化を行った場合のハードウエア量とデータ圧縮効率のトレードオフに関しての検討を行った。その結果、データが既知である場合にはハフマン符号化が圧縮率が最大となるが、一般の場合、過去のデータ列を保持し、その最大一致長を送信するLZ77方式およびその派生の符号化方式であるLZSS方式が、ハードウエア量に制約を課した場合、他と比較して圧縮率が高くなることが分かった。
|
