| 研究課題/領域番号 |
09750426
|
|---|
| 研究種目 |
奨励研究(A)
|
| 配分区分 | 補助金 |
|---|
| 研究分野 |
情報通信工学
|
|---|
| 研究機関 | 九州大学 |
|---|
研究代表者 |
中司 賢一 九州大学, 工学部, 助教授 (50237252)
|
|---|
| 研究期間 (年度) |
1997 – 1998
|
| 研究課題ステータス |
完了 (1998年度)
|
| 配分額 *注記 |
2,100千円 (直接経費: 2,100千円)
1998年度: 1,000千円 (直接経費: 1,000千円)
1997年度: 1,100千円 (直接経費: 1,100千円)
|
|---|
| キーワード | 磁気記録 / 信号処理 / ウェーブレット / 集積回路 / クロック生成PLL / ウェーブレット変換 / モデリング / 符号間干渉 |
|---|
| 研究概要 |
磁気記録装置の記録密度を向上させるために必要である信号処理方式に関して検討を行った。始めに、コンピュータシミュレーションにより信号処理アルゴリズムについて検討した。磁気ディスクの再生信号を模擬した信号(ローレンツ波形)にノイズを重畳し、その信号をウェーブレソト変換によって解析した。記録密度はk=2以上を仮定し、入力データ系列はランダムなバイナリーデータ系列とし、これにガウス雑音を重畳した。ウェーブレット解析には、メキシカンハットとフレンチハットの2種類のマザーウェーブレットを用いた。マザーウェーブレットとしてフレンチハットを用いた場合、符号間干渉の除去とS/Nの大幅な改善がみられた。次に、このアルゴリズムを集積回路化(LSI化)するためには、離散ウェーブレット変換を用いることとすると入力信号のオーバーサンプリングと並列処理が必要である。そのために精度の高い多相クロックが必要となる。今回、このウェーブレットを利用した磁気ディスク用信号処理LSIの実現性を検討するにあたって、オーバーサンプリングのために重要であるクロック生成回路(PLL回路)を検討し、設計・試作を行った。試作したPLLは、1.2μmCMOSデザインルールで設計し、VDEC(東京大学大規模集積システム設計教育研究センター)を通じ試作した。測定、評価の結果、PLLは電源電圧5Vの時、約300MHzで動作し、消費電力は約30mWであった。今後、このPLLを用いてウェーブレット変換処理を行う信号処理回路の検討を行う予定である。
|
