| 研究概要 |
ファジィシステム,ニューラルシステムおよびその融合技術は,知的情報処理システムとしてその有用性が実応用を中心に確かめられている.これまでに専用のチップ等が開発されているが,搭載された機能や実現できる回路規模が限定されるため汎用性に問題があった.本研究では,専用チップでは実現できなかった汎用性と高速性(並列性)の両立を目指し,FPGAを用いた用途対応型・非ノイマン型アクセラレータの試作を試みた.本研究で得られた主な成果は下記の通りである.
(1) FPGA上での動作するファジィ/ニューラルシステムを構成する機能ブロック(演算ユニット)を設計した.
(2) 目的に応じて必要なユニットを選択しFPGA上で実現することで,バス幅が柔軟に変更できる並列システムの実現性を確認した.
(3) 複数のFPGAを搭載したISAバス・アクセラレータボードを試作し,その動作を確認した.
(4) FPGAのデータ転送速度のバス速度依存性を,ボード上に専用メモリを配置することで改善(従来の2倍強)した.
(5) GUIをTcl/tkを用いて設計し,その柔軟性を確認した.
(6) 実質的なニューラルネットワークの構築に構造化学習を取り入れ,10〜30%の回路規模削減ができることを確認した.
FPGAの大規模化は,実装できる回路規模の拡大と並列性を強化する反面,回路データの書き込み時間が増大を招き,実時間性とのトレードオフが必要であることが分かった.また,本研究では,機能ブロックをハードウェアライブラリとして実装しており,さらなる効率化,汎用性,柔軟性を追求する上で,コマンドレベルでのハードウェア実装が必要と思われる.今後,本研究成果を研究会等で報告し,また,コンパイラを含めたソフトウェアとの協調設計を行い,より効率的な実時間書き換えシステムの構築へと発展させていくと共に,実時間書き換え専用のFPGAの開発を検討していく予定である.
|
