組合せ回路の遅延故障に対する新しいテストとその診断への応用に関する研究

• 研究課題/領域番号: 09780293
• 研究種目: 奨励研究(A)
• 配分区分: 補助金
• 研究分野: 計算機科学
• 研究機関: 愛媛大学
• 研究代表者: 高橋 寛 愛媛大学, 工学部, 講師 (80226878)
• 研究期間 (年度): 1997 – 1998
• 研究課題ステータス: 完了 (1998年度)
• 配分額: 1,600千円 (直接経費: 1,600千円); 1998年度: 500千円 (直接経費: 500千円); 1997年度: 1,100千円 (直接経費: 1,100千円)
• キーワード: 組合せ回路 / 遅延故障 / テスト生成 / 故障診断 / 組み合せ回路

研究概要

本研究の実績を以下に示す.
1. 前年度の研究成果である診断用テスト集合を用いた多重ゲート遅延故障に対する診断法を提案した.本研究では,これまでに提案されていない信号線の信号値および信号変化時刻を利用した診断法を考察した.本診断法では,信号伝搬遅延時間を利用し,外部出力で観測された信号変化の最終変化時刻を決定した信号変化の伝搬経路を外部出力側から推定する.本診断法は平成9年度の成果である診断用テストを利用した手法である.まず,これまで我々が提案した多重縮退故障に対する推論規則に基づいて,ゲート遅延故障に対する推論規則を考察する.次に,外部出力で観測された故障出力と最終変化時刻に基づいて活性化経路上の被疑故障を推定する診断法と,外部出力で観測された正常出力と最終変化時刻に基づいて活性化経路上の正常な信号線を同定する診断法をそれぞれ提案した.
2. 前年度の科学研究費補助金により購入したワークステーション上に提案した診断法を実現し,国際会議において定められたISCAS'85ベンチマーク回路に適用した計算機実験を行った.実験結果から,提案した診断法は高い診断分解能を得られることを示した.

研究成果

• [文献書誌] H.Takahashi: "Diagnosis of Single Gate Delay Faults in Combinational Circuits using Delay Fault Simulation" Proceedings IEEE Seventh Asian Test Symposium. 108-112 (1998)
• [文献書誌] N.Yanagida: "Electron Beam Tester Aided Fault Diagnosis for Logic Circuits based on Sensitized Paths" Proceedings IEEE Seventh Asian Test Symposium. 237-241 (1998)
• [文献書誌] K.O.Boateng: "Multiple Gate Delay Fault Diagnosis Using Test-Pairs for Marginal Delays" IEICE Transactions on Information and Systems. E81-D,7. 706-715 (1998)
• [文献書誌] Hiroshi Takahashi: "A Method of Generating Tests for Marginal Delays and Delay Faults in Combinational Circuits" Proc.Sixth Asian Test Symposium. 320-325 (1997)