• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

自律的な故障修復能力を持つニューラル集積回路の研究

研究課題

研究課題/領域番号 10450131
研究種目

基盤研究(B)

配分区分補助金
応募区分一般
研究分野 電子デバイス・機器工学
研究機関筑波大学

研究代表者

安永 守利  筑波大学, 電子・情報工学系, 助教授 (80272178)

研究期間 (年度) 1998 – 2000
研究課題ステータス 完了 (2000年度)
配分額 *注記
4,500千円 (直接経費: 4,500千円)
2000年度: 1,400千円 (直接経費: 1,400千円)
1999年度: 1,500千円 (直接経費: 1,500千円)
1998年度: 1,600千円 (直接経費: 1,600千円)
キーワードニューラルネットワーク / 集積回路 / 遺伝的アルゴリズム / フォールトトレランス / 生体情報 / 故障 / 欠陥 / パターン認識 / 自律システム / 自己組織化
研究概要

自律的な故障修復能力を持つニューラルネットワークの評価対象として自己組織化マップ(Self-Organizing Map)を選び,その自律的な欠陥救済能力を定量的に評価した.本研究では任意の誤り出力について評価モデルを提案し,その解析結果から,自己組織化が可能か否かを評価した.この結果,
1)臨界誤り出力値を導き,欠陥ニューロンの出力の平均値がこの臨界誤り出力値以上であれば,自己組織化が可能であることを明らかにした.ニューロコンピュータを用いた基本実験により臨界誤り出力値の存在を確認し,解析結果と良く一致することを示した.
2)画像圧縮,顔画像認識の2つのアプリケーション中に欠陥ニューロンを入れた実験を行い,臨界誤り出力値がアプリケーションにおいても有効な指標となることを示した.
さらに本研究では,ニューラルネットワークはもとより広く生体の情報処理メカニズムを利用することで,自律的な故障修復能力を持つ集積回路が構築できると考え,進化アルゴリズム(遺伝的アルゴリズム,遺伝的プログラミング等)も対象としてその集積回路化を検討した.進化アルゴリズムに基づくハードウェアの自律的な故障修復能力を評価するためシミュレーション実験を行うと共に,再構成可能集積回路(Field Programmable Gate Array)を用いて実際に試作機を開発し実験を行った.この結果,高いフォールトトレランスとGraceful Degradationが観測された.これらの実験結果により,ニューラルネットワーク,および遺伝的アルゴリズムを用いた集積回路は,故障回路が存在する場合でも高いフォールトトレランス性能を持つことが分かり,自律的に故障修復する集積回路の実現可能性を示すことができた.

報告書

(4件)
  • 2000 実績報告書   研究成果報告書概要
  • 1999 実績報告書
  • 1998 実績報告書
  • 研究成果

    (35件)

すべて その他

すべて 文献書誌 (35件)

  • [文献書誌] 安永守利,八谷一平: "自己組織化マップハードウェアのフォールトトレランス評価"電子情報通信学会論文誌. Vol.J82-D-1,No.2. 410-424 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 安永守利,高橋雅聡,吉原郁夫: "進化的手法に基づく再構成可能な推論ハードウェア"情報処理学会論文誌. Vol.40,No.7. 3031-3042 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] M.Yasunaga,T.Nakamura,and I.Yoshihara: "Sonar Spectrum Recognition Chip Designed by Evolutionary Algorithm"Proc. The IEEE and INNS Intl. Joint Conf. on Neural Networks. (CD-ROM). (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] M.Yasunaga,T.Nakamura,and I.Yoshihara: "Biometrics Identification Chip and Its Design Using Evolutionary Algorithm"International Symposium on Nonlinear Theory and its Applications. 235-238 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga,Jung H.Kim,and Ikuo Yoshihara: "The Application of Genetic Algorithms to the Design of Reconfigurable Reasoning VLSI Chips"ACM/SIGDA Proc.Int.Sympo. on Field Programmable Gate Arrays. 116-125 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 都竹高広,高島浩二,安永守利: "進化ハードウェアの耐故障性能の検討"電子情報通信学会総合大会講演集. 170 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga et.al.: "Genetic Algorithm-based Design Methodology for Pattern Recognition Hardware"Proc.Int.Conf. on Evolvable Systems (Springer LNCS No.1801). 264-273 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga et.al.: "Kernel-based Pattern Recognition Hardware : Its Design Methodology Using Evolved Truth Tables"Proc.The 2nd NASA/DoD Workshop on Evolvable Hardware. 253-262 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga et.al.: "GA-based Kernel Optimization for Pattern Recognition : Theory for EHW Application"Proc.IEEE Congress on Evolutionary Computation. 545-552 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga et.al.: "A Bus-based Neuro-computer for High Speed SOM Calculation and Its Fault Tolerance against Defective Circuits"Proc.the 6th Int.Conf.Soft Computing IIZUKA2000. 264-271 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga et.al.: "A High Speed and High Fault Tolerant Reconfigurable Reasoning System : Toward a Wafer Scale Reconfigurable Reasoning LSI"Proc.IEEE Int.Symposium on Defect and Fault Tolerance in VLSI Systems (DFT2000). 69-77 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] M.Yasunaga and I.Hachiya: "Fault-Tolerance Evaluation of Self-Organizing Map Hardware"Journal of IEICE Japan. Vol.J82-D-1, No.2. 410-424 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] M.Yasunaga, M.Takahashi, and I.Yoshihara: "Reconfigurable Reasoning Hardware by Using Evolutionary Algorithm"Journal of IPSJ. Vol.40, No.7. 3031-3042 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Taro Nakamura, and Ikuo Yoshihara: "Sonar Spectrum Recognition Chip Designed by Evolutionary Algorithm"Proc. The IEEE and INNS Intl. Joint Conf. on Neural Networks, CD-ROM July. (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Taro Nakamura, and Ikuo Yoshihara: "Biometrics Identification Chip and Its Design Using Evolutionary Algorithm"Proc. International Symposium on Nonlinear Theory and its Applications, Hawaii. 235-238 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Jung H.Kim, and Ikuo Yoshihara: "The Application of Genetic Algorithms to the Design of Reconfigurable Reasoning VLSI Chips, ""Proc. ACM/SIGDA Proc. Int.Sympo. on Field Programmable Gate Arrays, Monterey. 116-125 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Taro Nakamura, Ikuo Yoshihara, and Jung H.Kim: "Genetic Algorithm-based Design Methodology for Pattern Recognition Hardware"Proc.Int.Conf. on Evolvable Systems (Springer LNCS No.1801) Edinburgh. 264-273 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Taro Nakamura, Jung H.Kim, and Ikuo Yoshihara: "Kernel-based Pattern Recognition hardware : Its Design Methodology Using Evolved Truth Tables"Proc. The 2nd NASA/DoD Workshop on Evolvable Hardware. 253-262 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Taro Nakamura, Ikuo Yoshihara, and Jung H.Kim: "GA-based Kernel Optimization for Pattern Recognition : Theory for EHW Application"Proc.IEEE Congress on Evolutionary Computation. 545-552 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Keiji Moki, Jung H.Kim, and Ikuo Yoshihara: "A Bus-based Neuro-computer for High Speed SOM Calculation and Its Fault Tolerance against Defective Circuits"Proc. the 6th Int.Conf.Soft Computing IIZUKA2000, INVITED TALK. 264-271 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga, Ikuo Yoshihara, and Jung H.Kim: "A High Speed and High Fault Tolerant Reconfigurable Reasoning System : Toward a Wafer Scale Reconfigurable Reasoning LSI"Proc.IEEE Int.Symposium on Defect and Fault Tolerance in VLSI Systems (DFT2000). 69-77 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] T.Tsuzuku, K.Takashima, and M.Yasunaga: "Study on the Fault Tolerance of Evolvable Hardware"Proc.IEICE Sougou-Taikai. D-10-23. 170 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Moritoshi Yasunaga et.al.: "Genetic Algorithm-based Design Methodology for Pattern Recognition Hardware"Proc.Int.Conf.on Evolvable Systems (Springer LNCS No.1801). 264-273 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Moritoshi Yasunaga et.al.: "Kernel-based Pattern Recognition Hardware : Its Design Methodology Using Evolved Truth Tables"Proc.The 2nd NASA/DoD Workshop on Evolvable Hardware. 253-262 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Moritoshi Yasunaga et.al.: "GA-based Kernel Optimization for Pattern Recognition : Theory for EHW Application"Proc.IEEE Congress on Evolutionary Computation. 545-552 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Moritoshi Yasunaga et.al.: "A Bus-based Neuro-computer for High Speed SOM Calculation and Its Fault Tolerance against Defective Circuits"Proc.the 6th Int.Conf.Soft Computing IIZUKA2000. 264-271 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Moritoshi Yasunaga et.al.: "A High Speed and High Fault Tolerant Reconfigurable Reasoning System : Toward a Wafer Scale Reconfigurable Reasoning LSI"Proc.IEEE Int.Symposium on Defect and Fault Tolerance in VLSI Systems (DFT2000). 69-77 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 都竹高広,高島浩二,安永守利: "進化ハードウェアの耐故障性能の検討"電子情報通信学会総合大会講演集. (掲載予定). (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 中村太郎,安永守利: "高い耐故障性能を持つパターン認識用集積回路の検討"電子情報通信学会信学技報. FIIS99 NO.55. 1-11 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 安永守利: "進化アルゴリズムによる超高速・耐故障パターン認識チップの開発"計測自動制御学会創発システムシンポジウム予稿集. 1-6 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] Moritoshi Yasunaga et.al: "Evolbable Sonar Spectrum Discnmination Chip Designed by Genetic Algorithm"Proc.IEEE Intl.Conf.Systems,Man,and Cybernetics. V585-V590 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] Moritoshi Yasunaga et.al: "A Fault-tolerant Evoluable Face Identification Chip"Proc.Intl.Conf.Neural Information Processing. 125-130 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] Moritoshi Yasunaga et.al: "The Application of Genetic Algorithm to the Design of Reconfigurable Reason VLSI Chips"Proc.ACM Intl.Symp.Field Programmable Gate Arrays. 116-125 (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 安永守利,八谷一平: "自己組織化マップ集積回路の自律的な故障修復"SOM研究会予稿集. 1-6 (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 安永守利,八谷一平: "自己組織化マップハードウェアのフォールトトレランス評価" 電子情報通信学会論文誌. Vol.J82DI No.2. 410-424 (1999)

    • 関連する報告書
      1998 実績報告書

URL: 

公開日: 1998-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi