| 研究概要 |
本研究では、MPEG4符号化/複合化1チップVLSI化設計を目的に,VLIS処理に適したMPEG4動画像/音声処理のアルゴリズム及びアーキテクチャに関する研究を行った.具体的には,1)動画像処理用演算コア部の設計,2)オブジェクト符号化用ハードウェアの設計,3)音声処理用DSPの設計,および4)DSPのデータパス構造に応じた最適なコードを生成するリターゲッタブル・コンパイラの開発を行った.研究を以下のとおり分担し,研究代表者がこれを統括するという形で研究を推進した.
1.MPEG4動画処理用演算コアのVLSI化設計および評価(尾上)
前年度に設計を行なった演算コアの検証を行った.さらに,面積,遅延,消費電力の評価を行なう.その結果をフィードバックすることにより,アーキテクチャ,詳細設計の改良を行なった.
2.MPEG4オブジェクト符号化処理部のVLSI化設計および評価(藤田)
前年度に設計を行ったオブジェクト符号化部の検証を行った.さらに,前年度設計を行なった動画処理用コア部と統合し,動画に関する処理全体の検証を行った.
3.MPEG4音声処理用DSPのVLSI設計および評価(石浦)
前年度に作成したリターゲッタブル・コンパイラを利用し,プログラムのコードサイズや,処理に必要なサイクル数の正確な評価を行った.その結果に基づき,DSPの構成について再検討を行なった.
4.DSP用リターゲッタブル・コンパイラの開発(石浦)
DSPの設計に利用することで改良を支援し,同時に,その結果をリターゲッタブル・コンパイラのアルゴリズムにフィードバックを行った.また,ポインタや構造体に対応するなど,機能の拡張を行った.
|
