| 研究課題/領域番号 |
10555118
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 展開研究 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
櫻井 貴康 東京大学, 国際・産学共同研究センター, 教授 (90282590)
|
|---|
| 研究分担者 |
平本 俊郎 東京大学, 大規模集積システム設計教育研究センター, 助教授 (20192718)
|
|---|
| 研究期間 (年度) |
1998 – 2000
|
| 研究課題ステータス |
完了 (2000年度)
|
| 配分額 *注記 |
12,600千円 (直接経費: 12,600千円)
2000年度: 3,100千円 (直接経費: 3,100千円)
1999年度: 5,600千円 (直接経費: 5,600千円)
1998年度: 3,900千円 (直接経費: 3,900千円)
|
|---|
| キーワード | LSI / 微細化 / 配線遅延 / リピータ / Simulated diffusion / Super Connect / simulated diffusion |
|---|
| 研究概要 |
近年、LSI中のトランジスタの微細化に伴い配線も微細化され、配線の寄生抵抗・寄生容量による配線遅延の増大が問題となってきている。スケーリングによってゲート遅延は減少する一方、配線遅延が増加するため回路全体の高速化が難しくなり、配線遅延増加のための対策が必要となる。
配線における重要な技術の一つにリピータ挿入という配線長とともに2乗で増加する配線遅延を緩和するが方法ある。長い配線にリピータを挿入することにより分割し、配線遅延の増加を線形程度の増加に抑えることができる。本研究ではリピータ挿入のための遅延時間計算モデルを構築したのち、遅延時間最適化のための分岐を持つ配線へのリピータ挿入の方法についての検討を行った。低消費電力設計に向けたリピータ挿入の問題について、単一配線の場合での研究も行った。消費電力・遅延時間積(PD積)最適化設計のためのリピータ数、リピータサイズの最適値を示し、消費電力と遅延時間の関係についての考察を行った。
最適リピータ挿入法が明らかになるとリピータ挿入間隔はテクノロジーと配線長によって一義的に決まる。実際に利用される信号配線においてはこのリピータ挿入間隔分の長さを持ち、配線形状、間隔等はテクノロジーによって規定される。このことにより、テクノロジーごとに単一のケースの配線における挙動を調べればよいことがわかった。
近年、配線におけるインダクタンス成分の影響が声高に叫ばれているが、実際にリピータ挿入により分割された配線におけるインダクタンスが設計に影響を与えるかどうかは未だ調べられていない。本研究では実チップにおけるインダクタンスの影響を実測することにより設計の指導原理を得るべく研究中である。被測定チップ内に波形検出回路を設けた配線の試作回路を作り波形を読み取ることによりインダクタンスの影響を抽出する。
これらの要素をまとめ、スーパーコネクトの概念を提案した。スーパーコネクトとは従来のLSI技術とパッケージ技術の中間に位置する10um前後の製造・設計技術を指す。従来からのスケーリングの考えからでは増大しつつある配線の消費電力、遅延を抑えることができず、プロセス進化とともに巨大化する配線を提案している。この考え方により、配線の抵抗を軽減し、高速化、消費電力の影響を抑えることができ、配線層数を押さえることができるためチップコストの低減にもつながる。
|
