| 研究課題/領域番号 |
10650335
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 福岡大学 |
|---|
研究代表者 |
|
|---|
| 研究分担者 |
田丸 啓吉 岡山理科大学, 工学部, 教授 (10127102)
鶴田 直之 福岡大学, 工学部, 講師 (60227478)
首藤 公昭 福岡大学, 工学部, 教授 (70078632)
小林 和淑 京都大学, 工学研究科, 助手 (70252476)
小野寺 秀俊 京都大学, 工学研究科, 教授 (80160927)
|
|---|
| 研究期間 (年度) |
1998 – 1999
|
| 研究課題ステータス |
完了 (1999年度)
|
| 配分額 *注記 |
3,800千円 (直接経費: 3,800千円)
1999年度: 1,600千円 (直接経費: 1,600千円)
1998年度: 2,200千円 (直接経費: 2,200千円)
|
|---|
| キーワード | 動画像圧縮 / 動き補償 / プロセッサアレー / アーキテクチャ / 低消費電力 / 集積回路 / 設計手法 / プロセッサ アレー |
|---|
| 研究概要 |
本研究では、動き補償処理のハードウェアの面積及び消費電力を削減するために、新たにアルゴリズムやアーキテクチャ、回路設計手法などを開発した。また、提案したアーキテクチャおよび手法の実験的な評価を行なうために、動きベクトル処理用LSIの設計、製造を行なった。
本研究の成果を以下にまとめる。
1.動画像動き補償向け省メモリ型プロセッサアーキテクチャ。これには、メモリの面積およびアクセスの回数を減らすための動き補償アルゴリズムを変更し、新しい2次元アレー型のアーキテクチャを提案した。画像メモリの分散と共有を組み合わせた概念によって、メモリ量が従来の半分で済むこのアーキテクチャはHDTVフォーマットにおいても実現が可能となる。必要総メモリ量の減少と入力ピン数の減少によって、チップの少面積化に大きく貢献できる。
2.消費電力低減を重視した適応型動き補償アルゴリズムとアーキテクチャ手法。ここでは、画像圧縮においてアーキテクチャのレベルでアルゴリズム的に消費電力を削減する手法いくつか検討し、それぞれ手法についてその効果を検証した。また、低消費電力向き動き補償において適応型動きベクトル検出アルゴリズムの提案した。このアルゴリズムは画像内容の変化によって動き補償の計算の複雑さを動的に調整し、全探索ブロックマッチングと比較すると、同等の画質を維持しながら4分の1以下の計算回数しか必要としない.
3.消費電力を減少する回路設計手法の開発。ここで、動き補償のみならず、画像の状況に応じたデータ長可変手法を検討し、論理構造の変更により信号遷移確率の低減を図る手法を開発した。本手法は、下位ビットおよび上位ビットにおける組合せ省略減算手法であり、減算回路で信号状態遷移確率を70%までに削減できることが明らかになった。
4.動画像動きベクトル抽出用LSI回路。
ここでは、動作レベル検出処理用省メモリ型プロセッサアレイのアーキテクチャに基づいて試作回路の設計開発を行なった。プロセッサの動作を確かめるために、回路の測定および評価を行った。
|
