| 研究課題/領域番号 |
10650339
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 宮崎大学 |
|---|
研究代表者 |
石塚 興彦 宮崎大学, 工学部, 教授 (90040980)
|
|---|
| 研究分担者 |
唐 政 富山大学, 工学部, 教授 (90227299)
淡野 公一 宮崎大学, 工学部, 助教授 (50260740)
|
|---|
| 研究期間 (年度) |
1998 – 2000
|
| 研究課題ステータス |
完了 (2000年度)
|
| 配分額 *注記 |
2,600千円 (直接経費: 2,600千円)
2000年度: 1,000千円 (直接経費: 1,000千円)
1999年度: 800千円 (直接経費: 800千円)
1998年度: 800千円 (直接経費: 800千円)
|
|---|
| キーワード | フローティングゲート / ニューロンMOS / 多値SRAM / LSI設計 / 量子化回路 / ダウンリテラル回路 / フローティング・ゲート |
|---|
| 研究概要 |
本研究では、フローティング・ゲートを有するMOSトランジスタ(ニューロンMOS)を用い、量子化回路により構成した高性能な多値SRAMの開発を行ってきた。平成10年度では、基本回路として2個のニューロンMOSを用いて、ダウンリテラル回路を設計した。このダウンリテラル回路と2値のCMOS and/orゲートを接続して、4値量子化回路を設計し、更に4値量子化回路に、書き込み、記憶及びリセットを行う制御回路を付加し、4値SRAMが実現された。更に、平成11年度では、4値量子化回路のLSI設計に取り組み、VDECに試作を依頼した。設計には、EWS上で動作するレイアウト設計用ツールを用い、最小面積となるセルの設計が実現できた。正常動作の確認と、スピードの検証は、本学に導入されたHSpiceを用いて解析された。その結果、速度の点で、まだ問題があることが分かり、ニューロンMOSトランジスタの入力ゲートとフローティングゲートの容量を様々に変化させたものを設計した。平成12年度では、設計されたこれらのLSIについての実験を行った。この結果、静特性においては、理論通りの動作が確認された。動特性においては、初期電荷を0にする方法が確立できず、今後に課題が残された。この問題の解決のため、日時が費やされ、最終的な多値SRAMのLSI化については、年度内に完成しなかった。この点については、引き続き研究を行い、VDECを通じてLSI試作を行うつもりである。一方、ニューロンMOSによるダウンリテラル回路については、その後、高性能化と応用の拡大が図られた。特に、遷移特性が一段と向上し、高スイッチング感度を達成できた。応用回路としては、多入力可変しきい値回路、パスゲート、多レベル生成器、多値MIN回路、多値反転回路など、多数の回路を提案した。これらは、すべて、量子化回路の改善に役立つものであり、多値SRAMの構成に必要不可欠なものである。
|
