• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

デジタル信号処理用FPGAおよび専用CADツールの開発

研究課題

研究課題/領域番号 10650345
研究種目

基盤研究(C)

配分区分補助金
応募区分一般
研究分野 電子デバイス・機器工学
研究機関早稲田大学

研究代表者

柳澤 政生  早稲田大学, 理工学部, 教授 (30170781)

研究期間 (年度) 1998 – 2000
研究課題ステータス 完了 (2000年度)
配分額 *注記
3,400千円 (直接経費: 3,400千円)
2000年度: 1,200千円 (直接経費: 1,200千円)
1999年度: 900千円 (直接経費: 900千円)
1998年度: 1,300千円 (直接経費: 1,300千円)
キーワードLSI / CAD / 設計自動化 / 電子回路 / FPGA / デジタル信号処理 / 論理回路
研究概要

高度情報通信処理システムは高速にデジタル信号処理を行う複数のLSI(大規模集積回路)によって構成される.このとき,可変長符号化等を行うLSIにおいては,符号長が一意に決まっていないので,自由に調整ができる柔軟性の高いLSIの開発が不可欠である.FPGAと呼ばれるLSIには従来のLSIの高密度性とユーザが回路構造を決定できるという特徴がある.本研究では,優れたデジタル信号処理システムを構築するために有効なFPGAを搭載したシステムの設計,および,FPGA上で任意の信号処理回路を実現するための専用CAD(計算機支援設計)ツールの開発を行った.本研究の成果をまとめると以下のようになる.
1.FPGA搭載システムの開発:動的再構成可能FPGAシステムをパラメタライズすることにより自動合成する手法を提案するとともに,そのシステムを対象としたスケジューリング手法を提案し,デジタル信号処理回路を実現するという計算機シミュレーションを行うことにより,これらの有効性を示した.
2.ハードウェア/ソフトウェア協調合成CADツールの開発:2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサの協調合成手法の開発を行った.
3.高位合成CADツールの開発:データの流れに注目した高位合成CAD手法,ならびに,制御処理を主体としたハードウェアを対象とした高位合成CAD手法の開発を行った.
4.レイアウトCADツールの開発:配置と配線を同時に行うFPGA用レイアウト手法の開発を行った.
5.FPGAシステム応用:デジタル信号処理システムボードのうち,ホスト計算機とボードとのインターフェース部分の設計を行った.また,適用例として,動画像符号化アルゴリズムの高速化を考察した.

報告書

(4件)
  • 2000 実績報告書   研究成果報告書概要
  • 1999 実績報告書
  • 1998 実績報告書
  • 研究成果

    (96件)

すべて その他

すべて 文献書誌 (96件)

  • [文献書誌] 中本真児: "最適解を保証するリソースバインディング手法"情報処理学会DAシンポジウム′98論文集. 245-250 (1998)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 寺島信: "機能メモリを使用したプロセッサを対象とするハードウェア/ソフトウェア協調合成システム"電子情報通信学会コンピュータシステム研究会技術報告. 98・85. 31-38 (1998)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Simultaneous Placement and Global Routing Algorithm for FPGAs with Power Optimization"Proc.of APCCAS'98. 125-128 (1998)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 井上大輔: "FPGAのマクロブロックを対象とした配置概略配線同時処理手法"電子情報通信学会VLSI設計技術研究会技術報告. 98・115. 123-130 (1998)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 中村剛: "2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システムとその並列化コンパイラ"電子情報通信学会フォールトトレラント研究会技術報告. 98・132. 71-78 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 長谷川洋平: "FPGAを用いた動的再構成可能システムとその応用"電子情報通信学会VLSI設計技術研究会技術報告. 98・143. 17-24 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 戸川望: "2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システム"第12回回路とシステム(軽井沢)ワークショップ論文集. 115-120 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 中本真児: "分枝限定法に基づく最適解を保証するリソースパインディング手法"情報処理学会論文誌. 40・4. 1565-1577 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 戸川望: "制御処理を主体としたハードウェアを対象とする高位合成システムとその適用"情報処理学会DAシンポジウム'99論文集. 189-194 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 横山正幸: "制御処理を主体としたハードウェア記述生成手法"情報処理学会DAシンポジウム′99論文集. 195-200 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 家長真行: "制御処理ハードウェアの高位合成システムのための面積/時間最適化アルゴリズム"電子情報通信学会VLSI設計技術研究会技術報告. 99・66. 15-22 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 片岡義治: "ディジタル信号処理向けプロセッサコアの面積/遅延見積り手法"電子情報通信学会VLSI設計技術研究会技術報告. 99・75. 1-8 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 桜井崇志: "2種類のレジスタファイルを持つディジタル信号処理向けプロセッサのハードウェア/ソフトウェア分割手法"電子情報通信学会VLSI設計技術研究会技術報告. 99・76. 9-16 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Cosynthesis System for Digital Signal Processor Cores"IEICE Trans.on Fundamentals. E82-A・11. 2325-2337 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "An Area/Time Optimizing Algorithm in High-Level Synthesis for Control-Based Hardwares"Proc.of ASP-DAC 2000. 309-312 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Cosynthesis System for Digital Signal Processor Cores with Two Types of Register Files"IEICE Trans.on Fundamentals. E83-A・3. 442-451 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 諏訪勝: "システムVLSIの動作合成におけるレイアウト面積・遅延見積もり手法"第13回回路とシステム(軽井沢)ワークショップ論文集. 125-130 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Tatsuhiko Wakui: "A Behavioral Synthesis System for Processors with Content Addressable Memories"Proc.Synthesis and System Integration of Mixed Technologies. 56-63 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Tingrong Zhao: "A High Performance Embedded Wavelet Video Coder"IEICE Trans.Fundamentals. E83-A・6. 979-986 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 家長真行: "制御処理ハードウェアの高位合成のための高速な面積/時間最適化アルゴリズム"情報処理学会DAシンポジウム2000論文集. 27-32 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 余傳達彦: "機能メモリを使用したプロセッサの面積/遅延見積り手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-83. 83-88 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 涌井達彦: "CAMプロセッサを対象とするハードウェア/ソフトウェア協調合成システム"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD200-83. 89-94 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Partitioning Algorithm for Digital Signal Processor Cores with Two Types of Register Files"Proc.IEEE Asia-Pacific Conf.on Circuits and Systems (APCCAS2000). 544-547 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "CAM Processor Synthesis Based on Behavioral Descriptions"IEICE Trans.Fundamentals. E83-A・12. 2464-2473 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 香西伸治: "パラメータ付けされた動的再構成可能システムとその応用"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-114. 25-32 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 石飛貴志: "FPGAを用いた動的再構成可能システムを対象とするスケジューリング手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-115. 33-40 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 中村洋: "発見的算法と分枝限定法を用いた計算時間予測に基づくリソースバインディング手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-119. 17-24 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Yuichiro Miyaoka: "Area/Delay Estimation for Digital Signal Processor Cores"Proc.of ASP-DAC2001. 156-161 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 曽根原理仁: "RC等価回路に基づくクロストーク低減配線手法"情報処理学会システムLSI設計技術研究会研究報告. SLDM2001. 17-24 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 余田貴幸: "制御処理ハードウェアの高位合成システムにおける面積/遅延見積もり手法"情報処理学会システムLSI設計技術研究会研究報告. SLDM2001. 25-32 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 野々垣直浩: "画像処理を対象としたPacked SIMD型命令セットを持つプロセッサのハードウェア/ソフトウェア協調合成システムにおける並列化Cコンパイラ"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000. 31-36 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 小田龍之介: "システムLSIを対象としたハードウェア/ソフトウェア分割システム"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000. 37-42 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Shinji Nakamoto: "An Optimal Binding Algorithm in High-Level Synthesis System for Digital Signal Processing"Proc.of IPSJ DA Symposium98. 245-250 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Makoto Terajima: "A Hardware/Software Cosynthesis System for Processors with Content Addressable Memory"IEICE Technical Report. vol.OPSY98, no.85. 31-38 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Simultaneous Placement and Global Routing Algorithm for FPGAs with Power Optimization"Proc.of APOCAS'98. 125-128 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Daisuke Inoue: "A Simultaneous Placement and Global Routing Algorithm for FPGAs with Macro-Blocks"IEICE Technical Report. vol.VLD98, no.115. 123-130 (1998)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Tsuyoshi Nakamura: "A Hardware/Software Cosynthesis System for Digital Signal Processors with Two Types of Register Files and Its Compiler"IEICE Technical Report. vol.FTS98, no.132. 71-78 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Yohei Hasegawa: "A Dynamic Reconfigurable System Based on Multiple FPGAs and Its Applications"IEICE Technical Report. vol.VLD98, no.143. 17-24 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Cosynthesis System for Digital Signal Processor Cores with Two Types of Register Files"The 12^<th> Workshop on Circuits and Systems in Karuizawa. 115-120 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Shinji Nakamoto: "An Optimal Binding Algorithm in High-Level Synthesis System for Digital Signal Processing"IPSJ Trans.. vol.40, no.4. 1565-1577 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A High-Level Synthesis System for Control-Based Hardwares and It's Applications"Proc.of IPSJ DA Symposium99. 189-194 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Masayuki Yokoyama: "An HDL Generation Algorithm in Control-Based Hardwares"Proc.of IPSJ DA Symposium99. 195-200 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Masayuki Ienaga: "An Area/Time Optimizing Algorithm for Control-Based Hardware Synthesis"IEICE Technical Report. vol.VLD99, no.66. 15-22 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Yoshiharu Kataoka: "Area/Delay Estimation Techniques for Digital Signal Processor Cores"IEICE Technical Report. vol.VLD99, no.75. 1-8 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Takashi Sakurai: "A Hardware/Software Partitioning Algorithm for Digital Signal Processors with Two Types of Register Files"IEICE Technical Report. vol.VLD99, no.76. 9-16 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Cosynthesis System for Digital Signal Processor Cores"IEICE Trans.On Fundamentals. vol.E-82A, no.11. 2325-2337 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "An Area/Time Optimizing Algorithm in High-Level Synthesis for Control-Based Hardwares"Proc.Of ASP-DAC 2000. 309-312 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Cosynthesis System for Digital Signal Processor Cores with Two Types of Register Files"IEICE Trans.On Fundamentals. vol.E-83A, no.3. 442-451 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Masaru Suwa: "Layout Area/Delay Estimation Techniques in Behavioral Synthesis VLSIs"The 13^<th> Workshop on Circuits and Systems in Karuizawa. 125-130 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Tatsuhiko Wakui: "A Behavioral Synthesis System for Processors with Content Addressable Memories"Proc.Synthesis and System Integration of Mixed Technologies (SASIMI2000). 56-63 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Tingrong Zhao: "A High Performance Embedded Wavelet Video Coder"IEICE Trans.Fundamentals. vol.E83-A, no.6. 979-986 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Masayuki Ienaga: "A Fast Area/Time Optimizing Algorithm for High-Level Synthesis for Control-Based Hardwares"Proc.of IPSJ DA Symposium 2000. 27-32 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Tatsuhiko Yoden: "Area/Delay Estimation Techniques for Processors with Content Addresable Memory"IEICE Technical Report. vol.VLD2000, no.83. 83-88 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Tatsuhiko Wakui: "A Hardware/Software Cosynthesis System for CAM Processor"IEICE Technical Report. vol.VLD2000, no.84. 89-94 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Partitioning Algorithm for Digital Signal Processor Cores with Two Types of Register Files"Proc.IEEE Asia-Pacific Conf.On Circuits and Systems (APCCAS2000). 544-547 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nozomu Togawa: "CAM Processor Synthesis Based on Behavioral Descriptions"IEICE Trans.Fundamentals. vol.E83-A, no.12. 2464-2473 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Shinji Kozai: "A Parameterized Dynamic Reconfigurable System and Its Application"IEICE Technical Report. vol.VLD2000, no.114. 25-32 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Takashi Ishitobi: "A Scheduling Algorithm for a Dynamic Reconfigurable System Based on Multiple FPGAs"IEICE Technical Report. vol.VLD2000, no.115. 33-40 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Hiroshi Nakamura: "A Resource Binding Algorithm Based on Computation Time Estimation Using Heuristic Method and Branch-and-bound Method"IEICE Technical Report. vol.VLD2000, no.119. 17-24 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Yuichiro Miyaoka: "Area/Delay Estimation for Digital Signal Processor Cores"Proc.of ASP-DAC2001. 156-161 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Masahito Sonehara: "A Crosstalk Reduced Routing Algorithm Based on RC Equivalent Circuits"IPSJ Technical Report. vol.SLDM2001, no.100. 17-24 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Takayuki Yoda: "An Area/Delay Estimation Technique for Control-Based Hardware Synthesis"IPSJ Technical Report. vol.SLDM2001, no.100. 25-32 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Nobuhiro Nonogaki: "A Parallelizing Compiler in a Hardware/Software Cosynthesis System for Image/Video Processor with Packed SIMD Type Instruction Sets"IEICE Technical Report. vol.VLD2000, no.139. 31-36 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Ryunosuke Oda: "A Hardware/Software Partitioning System for System LSIs"IEICE Technical Report. vol.VLD2000, no.140. 37-42 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 諏訪勝: "システムVLSIの動作合成におけるレイアウト面積・遅延見積もり手法"第13回回路とシステム(軽井沢)ワークショップ論文集. 125-130 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Tatsuhiko Wakui: "A Behavioral Synthesis System for Processors with Content Addressable Memories"Proc.Synthesis and System Integration of Mixed Technologies. 56-63 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Tingrong Zhao: "A High Performance Embedded Wavelet Video Coder"IEICE Trans.Fundamentals. E83-A・6. 979-986 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 家長真行: "制御処理ハードウェアの高位合成のための高速な面積/時間最適化アルゴリズム"情報処理学会DAシンポジウム2000論文集. 27-32 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 余傳達彦: "機能メモリを使用したプロセッサの面積/遅延見積り手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-83. 83-88 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 涌井達彦: "CAMプロセッサを対象とするハードウェア/ソフトウェア協調合成システム"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-83. 89-94 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Partitioning Algorthm for Digital Signal Proceeor Cores with Two Types of Register Files"Proc.IEEE Asia-Pacific Conf.on Circuits and Systems (APCCAS2000). 544-547 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Nozomu Togawa: "CAM Processor Synthesis Based on Behavioral Descriptions"IEICE Trans.Fundamentals. E83-A・12. 2464-2473 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 香西伸治: "パラメータ付けされた動的再構成可能システムとその応用"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-114. 25-32 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 石飛貴志: "FPGAを用いた動的再構成可能システムを対象とするスケジューリング手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-115. 33-40 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 中村洋: "発見的算法と分枝限定法を用いた計算時間予測に基づくリソースバインディング手法"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000-119. 17-24 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] Yuichiro Miyaoka: "Area/Delay Estimaion for Digital Signal Processor Cores"Proc.of ASP-DAC 2001. 156-161 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 曽根原理仁: "RC等価回路に基づくクロストーク低減配線手法"情報処理学会システムLSI設計技術研究会研究報告. SLDM2001-100. 17-24 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 余田貴幸: "制御処理ハードウェアの高位合成システムにおける面積/遅延見積もり手法"情報処理学会システムLSI設計技術研究会研究報告. SLDM2001-100. 25-32 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 小田龍之介: "システムLSIを対象としたハードウェア/ソフトウェア分割システム"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000. 37-42 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 野々垣直浩: "画像処理を対象としたPackedSIMD型命令セットを持つプロセッサのハードウェア/ソフトウェア協調合成"電子情報通信学会VLSI設計技術研究会技術研究報告. VLD2000. 31-36 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 戸川 望: "2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハ-ドウェア/ソフトウェア協調合成システム"第12回 回路とシステム(軽井沢)ワ-クショップ論文集. 115-120 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 中本 真児: "分枝限定に基づく最適解を保証するリソ-スバインディング手法"情報処理学会論文誌. 40・4. 1565-1577 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 戸川 望: "制御処理を主体としたハ-ドウェアを対象とする高位合成システムとその適用"情報処理学会DAシンポジウム'99論文集. 189-194 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 横山 正幸: "制御処理を主体としたハ-ドウェア記述生成手法"情報処理学会DAシンポジウム'99論文集. 195-200 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 家長 真行: "制御処理ハ-ドウェアの高位合成システムのための面積/時間最適化アルゴリズム"電子情報通信学会VLSI設計技術研究会技術報告. 99・66. 15-22 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 片岡 義治: "ディジタル信号処理向けプロセッサコアの面積/遅延見積り手法"電子情報通信学会VLSI設計技術研究会技術報告. 99・75. 1-8 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 桜井 崇志: "2種類のレジスタファイルを持つディジタル信号処理向けプロセッサのハ-ドウェア/ソフトウェア分割手法"電子情報通信学会VLSI設計技術研究会技術報告. 99・76. 9-16 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Cosymthesis System for Digital Signal Processor Cores"IEICE Trans.on Funolamentals. E82-A・11. 2325-2337 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] Nozomu Togawa: "An Area/Time Optimizing Algorithm in High-Level Synthesis for Control-Based Hardwares"Proc.of ASP-DAC 2000. 309-312 (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] Nozomu Togawa: "A Hardware/Software Cosynthesis System for Digital Signal Processor Cores with Two Types of Register Files"IEICE Trans.on Funolamentals. E83-A・3. (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] 中本 真児: "最適解を保証するリソースバインディング手法" 情報処理学会 DAシンポジウム'98論文集. 245-250 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] 寺島 信: "機能メモリを使用したプロセッサを対象とするハードウェア/ソフトウェア協調合成システム" 電子情報通信学会 コンピュータシステム研究会技術報告. 98・85. 31-38 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] Nozomu Togawa: "A Simultaneous Placement and Global Routing Algorithm for FPGAs with Power Optimization" Proceedings of APCCAS'98. 125-128 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] 井上 大輔: "FPGAのマクロブロックを対象とした配置概略配線同時処理手法" 電子情報通信学会 VLSI設計技術研究会技術報告. 98・115. 123-130 (1998)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] 中村 剛: "2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システムとその並列化コンパイラ" 電子情報通信学会 フォールトトレラント研究会技術報告. 98・132. 71-78 (1999)

    • 関連する報告書
      1998 実績報告書
  • [文献書誌] 長谷川 洋平: "FPGAを用いた動的再構成可能システムとその応用" 電子情報通信学会 VLSI設計技術研究会技術報告. (1999)

    • 関連する報告書
      1998 実績報告書

URL: 

公開日: 1998-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi