| 研究概要 |
本研究は,システムを複素化および超複素化することにより高度並列ディジタル信号処理の実現をめざして研究を行ない,以下のような成果が得られた.
●複素ディジタル信号処理プロセッサの新しい利用法として実係数回路を複素演算を用いて処理する方法を提案し,その評価を行った.その結果,一加算点に二つ以上の入力枝を持つ構成ような構造をした回路は複素乗算の一部を使って効率良く計算可能であることを見出した.
●この手法を,複素ディジタル信号処理プロセッサの一例であるPSI上に実装するすることを検討した.その結果,効率低下なく処理するための演算モードとして,アドバンストモードを設けることを提案するとともに,入力バスを拡張した改良型乗算器の提案も行った.さらに,アドバンストモードを導入することの効果を評価するために,アーキテクチャレベルの動作シミュレータを開発した.
●冗長数系に基づく複素演算ユニットは桁上げ伝搬のない回路を構成できるので,高速な複素演算回路が実現できる.本研究では,この演算回路に上述の複素乗算による実演算手法を用いること検討した.しかしながら,従来のままの冗長数系に基づく複素演算ユニットでは,実部桁と虚部桁において重みが異なるなどの理由により,実演算処理においては必ずしも最大の性能を発揮できる構成をしていないことが分かった.そこで本研究では,実部桁と虚部桁とで共通の重みをもつ冗長複素数表現を考え出し,この表現に基づく二種類の部分積生成回路を導出した.特に,この部分積生成回路を用いたた複素演算ユニットの構成法に重点的に取り粗み,有効な構成法の開発に成功した.
|
