| 研究概要 |
本研究ではオンチップマルチプロセッサの構成方式について検討を行った.オンチップマルチプロセッサでは,チップ内外のメモリへのアクセス時間の差が非常に大きいため,一度チップ内のキャッシュメモリに取り込んだデータを再利用に向けて極力追い出さない工夫が必要である.また,チップ内では他のプロセッサのキャッシュメモリにアクセスするコストは小さい.このため,チップ内の各プロセッサのキャッシュの制御を半共有化し,他のプロセッサのキャッシュを利用できるようにすることが有効であると考えられる.これらの観点から主にキャッシュメモリの構成と制御について検討を行なった.
10年度の研究では,筆者らが以前に提案した他のプロセッサのキャッシュラインを退避領域に利用する方法と,2次キャッシュの位置に共有の退避用キャッシュを設ける方法の2つを組み合わせる方式を検討した.11年度はその考え方を一歩進め,積極的に他のプロセッサのキャッシュにアクセスする「Cyclicキャッシュ」機構を提案した.Cyclicキャッシュでは,セットアソシアティブキャッシュの各wayは並列にアクセス可能であることに着目し,タグメモリへのアクセスを並列化した.これにより,プロセッサはキャッシュアクセス時に他のプロセッサのキャッシュのタグを検査して目的のデータがあれば利用することができる.また,他のキャッシュへのアクセスはway単位で行なわれるため,プロセッサ毎にオーバラップして,かつ,サイクリックに行なうことができる.
現在,以上の提案機構の評価を行なうため,C++言語によるクロックレベルのシミュレーションを製作中であるが完成には至っていない.今後,シミュレータを完成させ,現実的なアプリケーションを利用した詳細なシミュレーションにより具体的な評価を行う予定である.
|
