| 研究課題/領域番号 |
11127207
|
|---|
| 研究種目 |
特定領域研究(A)
|
| 配分区分 | 補助金 |
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
坂本 宏 京都大学, 大学院・理学研究科, 助教授 (80178574)
|
|---|
| 研究分担者 |
野村 正 京都大学, 大学院・理学研究科, 助手 (10283582)
笹尾 登 京都大学, 大学院・理学研究科, 教授 (10115850)
|
|---|
| 研究期間 (年度) |
1999
|
| 研究課題ステータス |
完了 (1999年度)
|
| 配分額 *注記 |
3,700千円 (直接経費: 3,700千円)
1999年度: 3,700千円 (直接経費: 3,700千円)
|
|---|
| キーワード | Bファクトリー / トリガーシステム / トラッキング / クラスタリング / FADC / FPGA / パターン認識 |
|---|
| 研究概要 |
レベル1.5を構成する高速処理エレクトロニクスの開発を続けてきた。まず、アナログ情報を処理するためにはフラッシュADC(FADC)により高速で信号のディジタル化を行い、その情報を後述するディジタル信号処理系に送る必要がある。そのためのモジュールを開発した。このモジュールは初段にAD8041というビデオアンプを採用し、様々な入力信号レベルに対応できるように工夫されている。FADCにはAD9057を採用し40Mサンプル/秒の変換速度を実現している。これらの出力はディジタル信号処理系に直接送り込まれる。モジュールはVMEモジュールとして実装されたディジタル信号処理系のメザニンカードとして搭載される。現在モジュールのデバッグが進行している。
ディジタル信号処理系はSPARTANというシリーズのFPGAを採用し、VMEから構成データの書き込みが可能である。また、FPGAの一部の入出力ブロックを直接VMEバスから制御できる。このシリーズのFPGAは廉価版であり速度の上では格段に優れたものではないが、様々なロジックに対してほぼ30MHzでの動作が確認されている。これはレベル1.5トリガーシステムを動作させる基本システムクロックである32MHzには少し及ばないが、プロトタイプとして種々の評価を行うには十分である。このモジュールは汎用性を意識して設計されており、実際のトリガーシステムの一部として組み込めるものになっている。
これらの結果をもとに、実際にレベル1.5トリガーシステムに採用されるべきアナログ/ディジタルモジュールの仕様と実装について検討を行っているところである。
|
