• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

スケーラブル・システムLSIアーキテクチャの設計手法に関する研究

研究課題

研究課題/領域番号 11308011
研究種目

基盤研究(A)

配分区分補助金
応募区分一般
研究分野 計算機科学
研究機関九州大学

研究代表者

村上 和彰  九州大学, 大学院・システム情報科学研究院, 教授 (10200263)

研究分担者 澤田 直  九州大学, 大学院・システム情報科学研究院, 助手 (70235464)
岩井原 瑞穂  九州大学, 大学院・システム情報科学研究院, 助教授 (40253538)
安浦 寛人  九州大学, 大学院・システム情報科学研究院, 教授 (80135540)
石原 亨  東京大学, 大規模集積システム設計教育研究センター, 助手 (30323471)
廣瀬 啓  九州大学, 大学院・システム情報科学研究科, 日本学術振興会特別研究員
研究期間 (年度) 1999 – 2000
研究課題ステータス 完了 (2000年度)
配分額 *注記
30,700千円 (直接経費: 30,700千円)
2000年度: 5,000千円 (直接経費: 5,000千円)
1999年度: 25,700千円 (直接経費: 25,700千円)
キーワードシステムLSI / エミュレーション / 設計最適化 / FPGA / 低消費電力化 / 計算機アーキテクチャ / HW / SWコデザイン / 動的最適化 / 分散演算
研究概要

本研究は,スケーラブル・システムの構成要素となるシステムLSI,すなわち,「スケーラブル・システムLSI」を最適化設計するための手法を開発することを目的として,主として以下の研究を実施した。
1.「スケーラブル・システムLSI」エミュレータの開発:CompactPCI規格をベースにして,1枚のCompactPCIカードに8個のAltera FLEX10K-100を実装し,それを2枚装填したエミュレータ・システムを構築した。
2.「スケーラブル・システムLSI」実現のための各種アーキテクチャ技術の開発,および,その設計空間の構築:(1)「スケーラブル・システムLSI」アーキテクチャPPRAM(システムLSI間通信インターフェイス,動的可変ラインサイズ・キャッシュ),(2)可変長データパス/メモリパスの最適化技術,(3)チップマルチプロセッサにおけるデータ依存および制御依存への対処法,(4)クロストークの影響を考慮に入れたシステムLSI内信号伝搬方式,等を開発した。
3.設計支援ツールの開発および実装:(1)プログラム実行上の「Hot Spot(頻繁に実行される部分)」を検出する「オンライン・プロファイラ」の開発,(2)ソフトコア・プロセッサ設計環境の整備,等を行った。
4.低消費電力高性能マイクロプロセッサ・アーキテクチャ技術の開発と検証:(1)性能/消費電力特性の異なる算術回路の設計,および,それらを用いた動的モジュール選択方式,(2)DVS(Dynamic Voltage Scaling)方式向きリアルタイム・タスク・スケジューリング法,(3)低消費電力指向メモリ階層構成法,(4)CCC(Common-Case Computation)法に基づいてスイッチング頻度を低減するキャッシュ・メモリ・アーキテクチャ,等を開発し,その効果を検証した。
5.「スケーラブル・システムLSI」のアプリケーション開発:「スケーラブル・システムLSI」のアプリケーション例として,(1)RSA暗号プロセッサ,(2)MPEG2AACデコーダ,(3)計算化学(非経験的分子軌道法)用二電子積分プロセッサ,等を開発した。

報告書

(3件)
  • 2000 実績報告書   研究成果報告書概要
  • 1999 実績報告書
  • 研究成果

    (35件)

すべて その他

すべて 文献書誌 (35件)

  • [文献書誌] K.Murakami: "Invited Talk : Current Status of PPRAM"Proc.6th International Conference on VLSI and CAD (ICVC'99). 266-276 (1999)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] H.Yasuura et al.: "System LSI Design Methods for Low Power LSIs"IEICE Transactions on Electronics. E83-C・2. 143-152 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] K.Inoue et al.: "A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection"IEICE Transactions on Electronics. E83-C・2. 186-194 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] K.Inoue et al.: "A High-Performance/Low-Power On-Chip Memory-Path Architecture with Variable Cache-Line Size"IEICE Transactions on Electronics. E83-C・11. 1716-1723 (2000)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] H.Yasuura: "Towards the System LSI Design Technology"IEICE Transactions on Fundamentals. E84-A・1. 91-97 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] K.Murakami et al.: "Trends in High-Performance, Low-Power Processor Architectures"IEICE Transactions on Electronics. E84-C・2. 131-138 (2001)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Inoue, K., Ishihara, T., and Murakami, K.: "Way-Predicting Set-Associative Cache for High Performance and Low Energy Consumption"Proc. of International Symposium on Low Power Electronics and Design (ISLPED'99). (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Murakami, K.: "Invited Talk : Current Status of PPRAM"Proc. 6th International Conference on VLSI and CAD (ICVE'99). 266-276 (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] OKuma, T., Ishihara, T., and Yasuura, H.: "Real-Time Task Scheduling for a Variable Voltage Processor"Proc. International Symposium on System Synthesis (ISSS'99). (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Hashimoto, K., Tomita, H., Inoue, K., Metsugi, K., Murakami, K., et al.: "MOE : A Special-Purpose Parallel Computer for High-Speed, Large Scale Molecular Orbital Calculation"Supercomputing (SC99). (1999)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Yasuura, H.and Ishihara, T.: "System LSI Design Methods for Low Power LSIs"IEICE Transactions on Electronics. Vol.E83-C, No.2. 143-152 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Inoue, K., Ishihara, T., and Murakami, K.: "A High-Performance and Low-Power Cache Architecture with Speculative Way-Selection"IEICE, Transactions on Electronics. Vol.E83-C, No.2. 186-194 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Ishihara, T., and Yasuura, H.: "A Power Reduction Technique with Object Code Merging for Application Specific Embedded Processors"Proc.Design Automation and Test in Europe (DATE2000). 617-622 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Sugihara, M., Date, H., and Yasuura, H.: "Analysis and Minimization of Test Time in a Combined BIST and External Test Approach"Proc.Design Automation and Test in Europe (DATE2000). 134-140 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Hirose, K.and Yasuura, H.: "A Bus Delay Reduction Technique Considering Crosstalk"Proc.Design Automation and Test in Europe (DATE2000). 441-445 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Inoue, K., Kai, K., and Murakami, K.: "Dynamically Variable Line-Size Cache Architecture for Merged DRAM/Logic LSIs"IEICE Transactions on Information and Systems. vol.E83-D, no. 5. 1048-1057 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Inoue, A., Ishihara, T., and Yasuura, H.: ""Flexible System LSI for Embedded Systems and Its Optimization Techniques""Journal of Design Automation for Embedded Systems, Kluwer Academic Publishers. vol.5, No.2. 179-205 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Hashimoto, K., Yamasaki, M., Tomita, H., Metsugi, K., and Murakami, K.: "PPRAM-Link : A New High-Speed Communication Interface Standard for Merged-DRAM/Logic System-on-a-Chip Architecture"SCI-Europe 2000. (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Yamashita, H., Yasuura, H., Eko, F.N., and Cao, Y.: "Variable Size Analysis and Validation of Computation Quality"Proc. Workshop on High-Level Design Validation and Test (HLDVT'00). 95-100 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Inoue, K., Kai, K., and Murakami, K.: "A High-Performace/Low-Power On-Chip Memory-Path Architecture with Variable Cache-Line Size"IEICE Transactions on Electronics. Vol.E83-C, No.11. 1716-1723 (2000)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Yasuura, H.: "Towards the System LSI Design Technology"IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. Vol.E84-A, No.1. 91-97 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Inoue, K.and Murakami, K.: "A Low-Power Instruction Cache Architecture Exploiting Program Execution Footprints"Proc.7th International Conference on High-Performance Computer Architecture. (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] Murakami, K.and Magoshi, H.: "Trends in High-Performance, Low-Power Processor Architectures"IEICE Transactions on Electronics. Vol.E84-C, No.2. 131-138 (2001)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2000 研究成果報告書概要
  • [文献書誌] 大隈孝憲 ほか: "可変電源電圧プロセッサに対するリアルタイムスケジューリング手法"電子情報通信学会論文誌. J83-C・6. 454-462 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] A.Inoue et al.: "Flexible System LSI for Embedded Systems and Its Optimization Techniques "Journal of Design Automation for Embedded Systems. 5・2. 179-205 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] H.Yamashita et al.: "Variable Size Analysis and Validation of Computation Quality"Proc.of Workshop on High-Level Design Validation and Test (HLDVT'00). 95-100 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] K.Inoue et al.: "A High-Performance/Low-Power On-Chip Memory-Path Architecture with Variable Cache-Line Size"IEICE Transactions on Electronics. E83-C・11. 1716-1723 (2000)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] H.Yasuura: "Towards the System LSI Design Technology"IEICE Transactions on Fundamentals. E84-A・1. 91-97 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] K.Murakami et al.: "Trends in High-Performance, Low-Power Processor Architectures"IEICE Transactions on Electronics. E84-C・2. 131-138 (2001)

    • 関連する報告書
      2000 実績報告書
  • [文献書誌] 村上和彰: "情報処理最前線:システムLSIが創る新しいコンピュータ・アーキテクチャ"情報処理. 40・3. 303-307 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] F,N.Eko et al.: "A Cycle-Accurate Simulator for Soft-Core Processors"Proc,of 6th Confernce of Asia Pacific Chip Design Languages)APCHDL'99). 11-16 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] K,Murakami: "Invited Talk:Current Status of PPRAM"Proc.6th Int'l Conference on VLSI and CAD(ICVC'99). 266-276 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] T,Okuma et al.: "Real-Time Task Scheduling for a Variable Voltage Processor"Proc,of Int'1 Symposium on System Synthesis(ISSS'99). 24-29 (1999)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] H,Yasuura et al.: "System LSI Design Methods for Low Power LSIs"IEICE Transactions Electronics. E83-C・2. 143-152 (2000)

    • 関連する報告書
      1999 実績報告書
  • [文献書誌] T,Ishihara et al.: "A Power Reduction Technique with Object Code Merging for Application Specific Embedded Processors"Proc,of Design Automation and Test in Europe (DATE2000). (印刷中). (2000)

    • 関連する報告書
      1999 実績報告書

URL: 

公開日: 1999-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi