| 研究概要 |
本研究はデジタル制御低温プラズマMOCVD装置を用いて,基板と薄膜の間に異なる組成をもつバッファー層や組成を厚さ方向に傾斜させたバッファー層を導入し,薄膜一基板間の応力や格子定数のミスマッチを制御して,薄膜に異なる応力を与えた完全結晶様薄膜を作成し,電気特性の制御を行うことを目指している.薄膜中の残留応力が電気特性に与える影響を明らかにするため,(100)SrTiO_3基板上にエピタキシャル(001)PbTiO_3薄膜を成膜した後,研摩によって基板の厚さを変えたり,基板に外力を印加したりして薄膜の電気特性を検討した.その結果,薄膜の面内に引っ張り応力を与えるとPbTiO_3の残留分極値が小さくなることなどの応力と電特の関係を見いだした.さらに,エピタキシャル(001)Pb(Zr,Ti)O_3薄膜と(100)SrTiO_3基板の間に種々のバッファー層を導入した結果,薄膜の残留応力を制御できることを明らかにした.この系では薄膜と基板の格子定数のミスマッチが比較的小さいことから,近い格子定数が近いバッファー層を用いる限り,熱膨張率の差が残留応力に大きな影響を与える.すなわち,SrTiO_3やPb(Zr,Ti)O_3よりも熱膨張率の大きなPbTiO_3あるいはPbTiO_3→Pb(Zr,Ti)O_3傾斜バッファーを導入するとバッファー層がない場合に比べて引っ張り応力を緩和できる.逆に熱膨張率がSrTiO_3よりも小さなPbZrO_3→Pb(Zr,Ti)O_3傾斜薄膜を導入すると,さらに強い薄膜面内の引っ張り応力がかかることを実証した.これらの結果をうけて,エピタキシャル(001)PbTiO_3薄膜と(100)SrTiO_3基板の界面にPbTiO_3の厚さを可変したPt/PbTiO_3バッファー層を導入した.すなわち,バッファー層の厚さを厚くするほど,基板の熱膨張の影響がキャンセルされて,大きな残留力極値を得ることができる.このように,薄膜と基板の界面に様々なバッファー層を導入することで,電気特性を制御することができることが明らかになった.
|
