| 研究課題/領域番号 |
11555095
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 展開研究 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
小野寺 秀俊 京都大学, 情報学研究科, 教授 (80160927)
|
|---|
| 研究分担者 |
神原 弘之 京都高度技術研究所, エレクトロニクス室長
橋本 昌宜 京都大学, 情報学研究科, 助手 (80335207)
小林 和淑 京都大学, 情報学研究科, 助教授 (70252476)
|
|---|
| 研究期間 (年度) |
1999 – 2001
|
| 研究課題ステータス |
完了 (2001年度)
|
| 配分額 *注記 |
11,600千円 (直接経費: 11,600千円)
2001年度: 2,600千円 (直接経費: 2,600千円)
2000年度: 3,800千円 (直接経費: 3,800千円)
1999年度: 5,200千円 (直接経費: 5,200千円)
|
|---|
| キーワード | 製造ばらつき / 統計解析 / 統計的遅延解析 / チップ内ばらつき / チップ間ばらつき / VLSI / 階層設計 / アナログ回路 / 統計的解析 / ばらつき / 集積回路 / 歩留り最大化 / ロバスト設計 / 設計容易化技術 / 統計モデリング / モンテカルロ解析 |
|---|
| 研究概要 |
集積回路製造技術の進歩に伴い、製造条件の変動に起因する素子特性のばらつきが回路特性に多大な影響を及ぼすようになっている。素子特性のばらつきは製造プロセスの改良では解決できず、ばらつきを前提とした設計最適化手法の開発が不可欠である。
本研究では、大規模回路の統計的特性解析と設計最適化を行うための要素技術として、デバイス特性のばらつきをモデル化する技術、大規模アナログ回路の統計的特性解析・最適化技術、ディジタル回路のワーストケース解析技術、静的統計遅延解析と設計最適化技術について検討した。
デバイス特性のばらつきをモデル化する技術としては、中間モデルを用いることにより、物理パラメータのばらつきからデバイス特性のばらつきを求める手法を開発した。また、ウェファー上における大域的ばらつきと局所的ばらつきを表現するモデルを開発するとともに、それらのばらつき量を測定する方法を示した。
大規模アナログ回路の統計的特性解析技術としては、応答局面(Response Surface)を階層的に求めることにより、デバイス特性のばらつきとシステム特性のばらつきを関係付ける方法を明らかにした。先のデバイス特性のばらつきモデル化技術と組み合わせることにより、システム特性のばらつきと物理パラメータのばらつきとの関係を求める事ができる。また、階層的なトップダウン設計における歩留まり最適化手法を開発した。
ディジタル回路のワーストケース解析技術として、ベクトル合成モデルと呼ぶ遅延計算モデルを開発した。このモデルを用いることにより、現実的なワーストケースを少ない計算コストで求めることが可能となった。また、大規模回路のベクトル合成モデルをテーブル参照により求める方法を示した。
静的統計遅延解析として、遅延時間の計算に含まれる不確かさを純粋に統計的な変動量として表現し、回路内各部の遅延時間の確率分布を求めていくことにより、チップの遅延時間を統計的に解析する方法を開発した。
また、最悪遅延値を最小化する特性最適化技術を明らかにした。
|
